使用verilog hdl 语言使FPGA输出1KHz方波.html

本项目所用实现1KHz方波的代码是本人从流水灯代码改编过来的。 该代码除了能够实现1KHz方波以外也可以通过小小的改变能够实现50MHz及一下频率的方波。对于实现50MHz频率以上的建议使用锁相环（PLL）方法，也并不是很难，以后我会发出有关利用PLL实现50MHz频率以上方波的过程。