-
编程语言:其他
大小:165KB
金币:2
上传人:97804a
发布日期:2024-04-02
绍了SPCE061A单片机驱动内含T6963C控制器的图形液晶模块。它利用丰富的I/O口资源驱动液晶模块,简化了电路设计,并结合T6963C控制器的图形液晶模块的指令特点,设计出液晶模块软件驱动
-
编程语言:其他
大小:36KB
金币:2
上传人:97804a
发布日期:2024-04-02
本文给大家介绍了一个基于SPCE061A单片机汇编语实现的流水灯。
-
编程语言:其他
大小:101KB
金币:2
上传人:haoyisheng
发布日期:2024-04-02
本系统创新性地以16位高性能单片机SPCE061A为主控端控制核心,以8位AT89S52单片机为监测端的控制核心,采用DHT11温湿度模块、nRF24L01无线模块、12864液晶显示模块以及继电器模块,实现了
-
编程语言:其他
大小:349KB
金币:2
上传人:huaihuan
发布日期:2024-04-02
绍内置T6963C控制器的图形液晶显示模块的特点,及利用16位单片机SPCE061A的资源,设计的对图形液晶模块驱动的电路和软件。
-
编程语言:其他
大小:216KB
金币:2
上传人:chaoshanxx
发布日期:2024-04-02
绍了ACM12864J液晶显示模块的特性与功能,提出ACM12864J与SPCE061A微控制器的硬件接口设计,以及在此设计基础之上实现字符显示、汉字显示、图形与曲线显示的方法与编程技巧。
-
编程语言:其他
大小:82KB
金币:2
上传人:kbls57736
发布日期:2024-04-02
将文件复制到Eclipse的plugins文件夹下面;重启Eclipse。
-
编程语言:其他
大小:330KB
金币:2
上传人:rtesd
发布日期:2024-04-02
本文介绍了以8098单片机作主控单元的大功率直流电源,该系统中采用WATCHDOG的抗干扰技术和锁相环(PLL)控制原理,文章阐述了电力系统根据现场情况要求下,如以电力系统对电池充电
-
编程语言:其他
大小:233KB
金币:2
上传人:shangyou88
发布日期:2024-04-02
绍了数字正交上变频器AD9857结构、原理、功能,并给出了其在高频雷达系统发射通道中的具体应用。
-
编程语言:其他
大小:118KB
金币:2
上传人:fuaoxing55
发布日期:2024-04-02
本文将分析说明PLL的基本原理,考察采用高压VCO的PLL设计的当前技术水平,讨论典型架构的利弊,并介绍高压VCO的一些替代方案。
-
编程语言:其他
大小:183KB
金币:2
上传人:kbls57736
发布日期:2024-04-02
假设您已经通过迭代信息传递相位边限和回路带宽在锁相环(PLL)上花费了一些时间。但遗憾地是,还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气?想要放弃?
-
编程语言:其他
大小:49KB
金币:2
上传人:pppxxx
发布日期:2024-04-02
假设您已经通过迭代信息传递相位边限和回路带宽在锁相环(PLL)上花费了一些时间。但遗憾地是,还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气?想要放弃?
-
编程语言:其他
大小:2.49MB
金币:2
上传人:ligangyuer
发布日期:2024-04-02
这是本人研究生期间翻译的美国大学的优秀参考书,关于锁相环的,译文字数超过十万,清华出版社已经有翻译的,我这个与那个翻译风格不太一样,这是现在网络上唯一能找到的电子
-
编程语言:其他
大小:76KB
金币:2
上传人:huaihuan
发布日期:2024-04-02
本实例将用到FPGA内部的PLL资源,输入FPGA引脚上的25MHz时钟,配置PLL使其输出4路分别为12.5MHz、25MHz、50MHz和100MHz的时钟信号,这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数工
-
编程语言:其他
大小:2KB
金币:2
上传人:huaihuan
发布日期:2024-04-02
宏碁Acer4741G驱动合集包含了显卡、网卡、声卡等驱动,都是xp版本,因为笔记本自带win7系统,有想要装xp系统的就需要这个驱动包。哈哈,买回来的Acer4741G,宏基的本本,性价比高,I5的
-
编程语言:其他
大小:1.21MB
金币:2
上传人:yuyunfu
发布日期:2024-04-02
一款超低功耗的振动传感器,是小米手环也使用了的振动传感器。低功耗,值守功耗只有几个uA
-
编程语言:其他
大小:127KB
金币:2
上传人:pppxxx
发布日期:2024-04-02
作为最重要的设计参数之一,选择环路带宽涉及到抖动、相位噪声、锁定时间或杂散之间的平衡。适合抖动的最优环路带宽BWJIT也是数据转换器时钟等许多时钟应用的最佳选择。如果BW
-
编程语言:其他
大小:195KB
金币:2
上传人:yuyunfu
发布日期:2024-04-02
假设您已经通过迭代信息传递相位边限和回路频宽在锁相环(PLL)上花了一些时间。遗憾地是,还是无法在相位噪声、杂散和锁定时间之间达成良好的平衡。感到泄气?想要放弃?等一下!
-
编程语言:其他
大小:281KB
金币:2
上传人:97804a
发布日期:2024-04-02
一个典型的锁相环(PLL)系统,是由鉴相器(PD),压控荡器(VCO)和低通滤波器(LPF)三个基本电路组成,如图1, 从表1可知,如果输入端A和B分别送 2π入占空比为50%的信号波形,则当
-
编程语言:其他
大小:44KB
金币:2
上传人:wjd2002xx
发布日期:2024-04-02
您曾设计过具有分数频率合成器的锁相环(PLL)吗?这种合成器在整数通道上看起来很棒,但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多,是吧?如果是这样的话,您就
-
编程语言:其他
大小:111KB
金币:2
上传人:chaoshanxx
发布日期:2024-04-02
您曾设计过具有分数频率合成器的锁相环(PLL)吗?这种合成器在整数通道上看起来很棒,但在只稍微偏离这些整数通道的频率点上杂散就会变得高很多,是吧?如果是这样的话,您就