数字电路课程设计四位串行乘法器

实验内容： 题目： 4位并行乘法器的电路设计与仿真 功能要求： 1. 实现4位串行乘法器的电路设计; 2. 带异步清零端； 3. 输出为8位； 4. 单个门延迟设为5 ns。 5. 设要有完整的组合逻辑电路设计步骤； 6. 每一步骤完成要正确合理； 7. 设计电路时分模块测试。 及实验结果都有在内

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件      17522  2009-12-16 14:23  结果1.jpg

     文件     190464  2009-12-14 17:31  数字电路课程设计.ppt

     文件     106496  2009-12-15 18:56  四位并行乘法器.doc

     文件       4291  2009-12-17 09:19  2009.12.18.txt

     文件      98402  2009-12-16 14:22  结果.jpg

----------- ---------  ---------- -----  ----

               417175                    5