资源简介
用VHDL语言实现十进制计数器，并用七段译码器显示
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 925 2008-12-25 00:02 VHDL：十进制计数器+七段译码器.txt
----------- --------- ---------- ----- ----
925 1
----------- --------- ---------- ----- ----
文件 925 2008-12-25 00:02 VHDL：十进制计数器+七段译码器.txt
----------- --------- ---------- ----- ----
925 1
- 上一篇：新浪微博舆情检测源码C.rar
- 下一篇：微信小程序级联筛选
相关资源
- 八三编码器设计 VHDL代码 简单，包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 六路智能抢答器VHDL语言
- vhdl与lcd1602实现的多控制电子钟
- verilog的PCI源代码，非常详细，顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例（100个例子）
- VHDL 7人表决器
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- ETC中FM0解码器的设计
- FPGA最全面的VHDL例程源码
- 《VHDL基础及经典开发》电子书及代码
- 超全VHDL教程资料打包
- VHDL简易交通灯设计 quartus 2
- 交通信号灯vhdl课程设计
- VHDL交通灯
- 基于quartus II的VHDL数字钟设计
- 2.5分频VHDL源程序
- 8位二进制计数器vhdl源程序及原理图
- 数字式秒表设计vhdl
- 卷积码的viterbi维特比译码算法的FPG
- VHDL 语法 IEEE std 1076-2008
- eda信号发生器的设计VHDL
- 4*4键盘编码器，VHDL语言
川公网安备 51152502000135号
评论
共有 条评论