资源简介
用VHDL语言实现十进制计数器,并用七段译码器显示
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 925 2008-12-25 00:02 VHDL:十进制计数器+七段译码器.txt
----------- --------- ---------- ----- ----
925 1
----------- --------- ---------- ----- ----
文件 925 2008-12-25 00:02 VHDL:十进制计数器+七段译码器.txt
----------- --------- ---------- ----- ----
925 1
- 上一篇:新浪微博舆情检测源码C.rar
- 下一篇:微信小程序级联筛选
相关资源
- 数电实验报告——贪吃蛇VHDL语言
- EDA:交通灯控制的项目
- VHDL实现的VGA接口设计
- 基于VHDL和quartusII的全加器的设计.ra
- 二维dct源代码
- VHDL 音乐播放器
- 江南大学计算机组成原理期末设计,
- VHDL习题及答案
- Quartus软件入门及双向数据流总线的设
- AD9826 VHDL 驱动
- VHDL语言编写的售邮票状态机
- VHDL语言编写的38译码器
- vhdl实现串并转换和并串转换 包含代码
- 基于FPGA的12864液晶显示 VHDL
- 直流电机的PWM控制 基于VHDL语言,详细
- vhdl 与lcd1602
- 串并转换之VHDL
- EDA实验——矩阵键盘的VHDL程序
- VHDL全加器设计以及ALU设计报告+全代码
- VHDL 0-99计数器
- 用VHDL设计CRC发生器和校验器
- VHDL的延时程序
- 快速傅里叶变换FFT的VHDL代码
- BPSK的VHDL语言源代码
- VHDL洗衣机控制器课程设计.doc
- 74HC4511七段译码器的资料
- verilog 十进制计数器
- 基于VHDL语言的循环码编译码系统的设
- vhdl洗衣机控制系统
- 单片机数字万年历--VHDL全套资料
评论
共有 条评论