资源简介
基于VHDL的以太网控制器实现,可以实现半双工和全双工工作模式。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 14 2008-05-10 16:31 ethernet\ethernet\bench\CVS\Entries
文件 15 2008-05-10 16:31 ethernet\ethernet\bench\CVS\Repository
文件 13 2008-05-10 16:31 ethernet\ethernet\bench\CVS\Root
文件 672 2008-05-10 16:31 ethernet\ethernet\bench\verilog\CVS\Entries
文件 23 2008-05-10 16:31 ethernet\ethernet\bench\verilog\CVS\Repository
文件 13 2008-05-10 16:31 ethernet\ethernet\bench\verilog\CVS\Root
文件 4746 2002-07-19 21:57 ethernet\ethernet\bench\verilog\eth_host.v
文件 5963 2002-07-19 21:57 ethernet\ethernet\bench\verilog\eth_memory.v
文件 41494 2003-01-23 03:40 ethernet\ethernet\bench\verilog\eth_phy.v
文件 4455 2002-09-13 20:29 ethernet\ethernet\bench\verilog\eth_phy_defines.v
文件 13606 2002-07-19 21:57 ethernet\ethernet\bench\verilog\tb_cop.v
文件 975666 2005-03-22 15:56 ethernet\ethernet\bench\verilog\tb_ethernet.v
文件 19747 2003-10-17 15:45 ethernet\ethernet\bench\verilog\tb_ethernet_with_cop.v
文件 10740 2003-06-13 19:55 ethernet\ethernet\bench\verilog\tb_eth_defines.v
文件 51541 2002-09-06 19:05 ethernet\ethernet\bench\verilog\tb_eth_top.v
文件 256 2008-05-23 12:04 ethernet\ethernet\bench\verilog\transcript
文件 18839 2003-12-05 20:46 ethernet\ethernet\bench\verilog\wb_bus_mon.v
文件 13544 2002-09-13 20:29 ethernet\ethernet\bench\verilog\wb_master32.v
文件 23335 2002-09-13 20:29 ethernet\ethernet\bench\verilog\wb_master_behavioral.v
文件 7325 2003-12-05 20:46 ethernet\ethernet\bench\verilog\wb_model_defines.v
文件 12304 2004-03-26 23:59 ethernet\ethernet\bench\verilog\wb_slave_behavioral.v
文件 85 2008-05-10 16:31 ethernet\ethernet\CVS\Entries
文件 9 2008-05-10 16:31 ethernet\ethernet\CVS\Repository
文件 13 2008-05-10 16:31 ethernet\ethernet\CVS\Root
文件 255 2008-05-10 16:31 ethernet\ethernet\doc\CVS\Entries
文件 13 2008-05-10 16:31 ethernet\ethernet\doc\CVS\Repository
文件 13 2008-05-10 16:31 ethernet\ethernet\doc\CVS\Root
文件 20169 2002-09-21 00:23 ethernet\ethernet\doc\ethernet_datasheet_OC_head.pdf
文件 19905 2002-09-21 00:23 ethernet\ethernet\doc\ethernet_product_brief_OC_head.pdf
文件 162784 2002-10-30 06:19 ethernet\ethernet\doc\eth_design_document.pdf
............此处省略214个文件信息
----------- --------- ---------- ----- ----
文件 14 2008-05-10 16:31 ethernet\ethernet\bench\CVS\Entries
文件 15 2008-05-10 16:31 ethernet\ethernet\bench\CVS\Repository
文件 13 2008-05-10 16:31 ethernet\ethernet\bench\CVS\Root
文件 672 2008-05-10 16:31 ethernet\ethernet\bench\verilog\CVS\Entries
文件 23 2008-05-10 16:31 ethernet\ethernet\bench\verilog\CVS\Repository
文件 13 2008-05-10 16:31 ethernet\ethernet\bench\verilog\CVS\Root
文件 4746 2002-07-19 21:57 ethernet\ethernet\bench\verilog\eth_host.v
文件 5963 2002-07-19 21:57 ethernet\ethernet\bench\verilog\eth_memory.v
文件 41494 2003-01-23 03:40 ethernet\ethernet\bench\verilog\eth_phy.v
文件 4455 2002-09-13 20:29 ethernet\ethernet\bench\verilog\eth_phy_defines.v
文件 13606 2002-07-19 21:57 ethernet\ethernet\bench\verilog\tb_cop.v
文件 975666 2005-03-22 15:56 ethernet\ethernet\bench\verilog\tb_ethernet.v
文件 19747 2003-10-17 15:45 ethernet\ethernet\bench\verilog\tb_ethernet_with_cop.v
文件 10740 2003-06-13 19:55 ethernet\ethernet\bench\verilog\tb_eth_defines.v
文件 51541 2002-09-06 19:05 ethernet\ethernet\bench\verilog\tb_eth_top.v
文件 256 2008-05-23 12:04 ethernet\ethernet\bench\verilog\transc
文件 18839 2003-12-05 20:46 ethernet\ethernet\bench\verilog\wb_bus_mon.v
文件 13544 2002-09-13 20:29 ethernet\ethernet\bench\verilog\wb_master32.v
文件 23335 2002-09-13 20:29 ethernet\ethernet\bench\verilog\wb_master_behavioral.v
文件 7325 2003-12-05 20:46 ethernet\ethernet\bench\verilog\wb_model_defines.v
文件 12304 2004-03-26 23:59 ethernet\ethernet\bench\verilog\wb_slave_behavioral.v
文件 85 2008-05-10 16:31 ethernet\ethernet\CVS\Entries
文件 9 2008-05-10 16:31 ethernet\ethernet\CVS\Repository
文件 13 2008-05-10 16:31 ethernet\ethernet\CVS\Root
文件 255 2008-05-10 16:31 ethernet\ethernet\doc\CVS\Entries
文件 13 2008-05-10 16:31 ethernet\ethernet\doc\CVS\Repository
文件 13 2008-05-10 16:31 ethernet\ethernet\doc\CVS\Root
文件 20169 2002-09-21 00:23 ethernet\ethernet\doc\ethernet_datasheet_OC_head.pdf
文件 19905 2002-09-21 00:23 ethernet\ethernet\doc\ethernet_product_brief_OC_head.pdf
文件 162784 2002-10-30 06:19 ethernet\ethernet\doc\eth_design_document.pdf
............此处省略214个文件信息
- 上一篇:物流信息管理系统测试用例
- 下一篇:Hue之编译之后的压缩包
相关资源
- PRML模式识别与机器学习 习题答案完整
- 基于VHDL语言的VGA图像显示程序及其工
- Dr.com客户端最新版 MAC版本
- 1024点FFT快速傅立叶变换(vhdl)
- Mac地址修改源代码
- LDPC的VHDL程序
- 二维小波变换fpga实现vhdl源码
- DS1302 VHDL
- VHDL写的拔河游戏机
- VHDL语言 移位器
- fpga实现ask psk fsk调制及解调
-
苹果CMS V10 播放器pla
yer.js去广告文件 - DS18B20数码管显示温度VHDL程序
- VHDL 32位超前进位加法器
- VHDL的SPI控制
- 用vhdl语言设计交通信号灯控制器
- VHDL8位全加器
- vhdl延时程序基于移位寄存器
- 基于VGA和FPGA实现的打砖块反弹球游戏
- 多功能波形发生器VHDL程序与仿真
- MT7620_EEPROM编辑器可改MAC.rar
- EDA测试银行叫号机设计
- Mac OS X Lion 10.7.3 完整安装包种子
- VHDL实现一位全加器,并串行实现四位
- 基于FPGA的神经网络的设计
- enigmacrypter_en.exe
- vhdl描写的can ip核
- vhdl源代码CRC
- macosAMD.txt
- macos10.14.txt
评论
共有 条评论