基于FPGA用verilogHDL设计的DES加密模块

基于FPGA用verilogHDL设计的DES加密模块，本人设计，供FPGA学习者参考学习

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     文件       10924  2011-10-12 21:48  des_encoder.v
     文件         216  2011-10-12 18:36  sbox1.txt
     文件         216  2011-10-12 18:41  sbox2.txt
     文件         215  2011-10-12 18:45  sbox3.txt
     文件         213  2011-10-12 18:49  sbox4.txt
     文件         215  2011-10-12 18:54  sbox5.txt
     文件         216  2011-10-12 19:00  sbox6.txt
     文件         216  2011-10-12 19:06  sbox7.txt
     文件         216  2011-10-12 19:11  sbox8.txt