资源简介
讨论当相乘的两个数中有一个或二个为负数的情况,在讨论补码乘法运算时,对被乘数或部分积的处理上与原码乘法有某些类似,差别仅表现在被乘数和部分积的符号位要和数值一起参加运算
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 365568 2011-01-03 21:48 定点补码一位乘法器的设计\定点补码一位乘法器的设计.doc
文件 89734 2010-01-19 23:04 定点补码一位乘法器的设计\定点补码一位乘法器的设计.rar
目录 0 2011-01-03 21:48 定点补码一位乘法器的设计
----------- --------- ---------- ----- ----
455302 3
----------- --------- ---------- ----- ----
文件 365568 2011-01-03 21:48 定点补码一位乘法器的设计\定点补码一位乘法器的设计.doc
文件 89734 2010-01-19 23:04 定点补码一位乘法器的设计\定点补码一位乘法器的设计.rar
目录 0 2011-01-03 21:48 定点补码一位乘法器的设计
----------- --------- ---------- ----- ----
455302 3
- 上一篇:8051的verilog实现
- 下一篇:实验室人数统计电路的设计
评论
共有 条评论