资源简介
4位并行乘法器的电路设计与仿真
1. 实现4位并行乘法器的电路设计;
2. 带异步清零端；
3. 输出为8位；
4. 单个门延迟设为5 ns。
代码片段和文件信息
- 上一篇：51单片机超声测距汇编
- 下一篇：Expect教程中文版
相关资源
- PRBS的Verilog代码设计
- 8051的verilog实现
- vim下systemverilog/VMM/UVM语法高亮文件
- verilog写的数字频率计，97年电赛题目
- 基于fpga实现I2C协议的verilog模块以及测
- 汉字滚动Verilog设计
- verilog写的8位加法器
- verilog 语言16qam调制解调程序
- 基于FPGA的PS2接口键盘驱动
- Huffman编码 Verilog代码
- 101序列检测器verilog语言
- 在FPGA中用verilog实现开方运算
- verilog编写的8位移位寄存器
- AHB总线下的slave ram的verilog代码.rar
- 《计算机原理与设计：Verilog HDL版》
- Huffman编码、解码器的Verilog实现
- vivado上板测试流程，FPGA
- verilog电子表设计
- verilog_AD9945_TCD1209
- 计算结构CPU设计 verilog
- 基于verilog hdl 的波形发生器
- verilog_咖啡机数据通道模块
- verilog 4位乘法器
- 基于IEEE754标准的浮点乘法器
- 串口接收多字节 Verilog程序
- Verilog教程（第三版）夏宇闻第三部分
- Quartus verilog HDL语言实现qpsk的仿真
- Verilog的PS2鼠标VGA画笔
- 用verilog语言实现的流水灯程序
- 浮点数乘法器，verilog
川公网安备 51152502000135号
评论
共有 条评论