资源简介
一位十进制加减法器--数字逻辑设计及应用课程设计报告
1．0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2．用一个开关控制加减法器的开关状态。
3．要求在数码显示管上显示结果。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 199819 2013-03-25 19:52 一位十进制加减法器.ms8
文件 268288 2013-05-10 23:56 一位十进制加减法器--数字逻辑设计及应用课程设计报告.doc
----------- --------- ---------- ----- ----
文件 199819 2013-03-25 19:52 一位十进制加减法器.ms8
文件 268288 2013-05-10 23:56 一位十进制加减法器--数字逻辑设计及应用课程设计报告.doc
相关资源
- labview ASCII_十六进制_十进制转换
- 数字逻辑课程设计 交通灯
- 数字逻辑与数字系统设计习题 卢建华
- 6进制与浮点数包括float和double互转、
- 16进制转10进制例程 十六进制转十进制
- 10路彩灯循环控制数字逻辑电路图+设
- 1.8位可控加减法器.jpg
- 数字逻辑设计
- 数字逻辑课程设计——电子钟含整个
- 数字逻辑自测题答案
- QuartusII_半加器_1位全加器_4位全加器
- 复旦考研必备 数字逻辑基础答案
- 广工数字逻辑课设-篮球比赛计分器
- 简易数字钟的设计数字逻辑与数字系
- 数字逻辑电路——24s倒计时器.zip
- 数字逻辑课件 欧阳星明 第四版
- 《数字逻辑》 答案 欧阳星明 华中科
- 一些数字逻辑的复习题目
- 数字逻辑课件和课后答案
- 十进制，十六进制转换含小数
- 数字逻辑基础学习指导答案--陈光梦
- 广工EDA实验报告基于Libero
- 数字逻辑基础与Verilog设计（原书第
- 串口调试助手十六进制数据转成十进
- verilog hdl语言简易十进制计算器
- 数字逻辑第二版 欧阳星明著华中科技
- 74ls90十进制数字24小时时钟设计图
- VHDL入门学习资料
- 数字逻辑习题答案（毛法尧）第二版
- 数字逻辑与处理器实验——MIPS处理器
川公网安备 51152502000135号
评论
共有 条评论