资源简介
24位寄存器
24位加法器
波形数据
波形总文件
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 8517 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.asm.rpt
文件 1798 2009-07-15 15:04 基于DDS波形发生器\24位加法器\ADDER24.bsf
文件 26 2009-07-15 16:07 基于DDS波形发生器\24位加法器\ADDER24.done
文件 47837 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.fit.rpt
文件 371 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.fit.summary
文件 4521 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.flow.rpt
文件 1200 2009-07-15 15:03 基于DDS波形发生器\24位加法器\ADDER24.inc
文件 22489 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.map.rpt
文件 290 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.map.summary
文件 18524 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.pin
文件 212109 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.pof
文件 907 2009-07-15 14:53 基于DDS波形发生器\24位加法器\ADDER24.qpf
文件 1721 2009-07-15 16:07 基于DDS波形发生器\24位加法器\ADDER24.qsf
文件 1108 2009-07-15 16:08 基于DDS波形发生器\24位加法器\ADDER24.qws
文件 46373 2009-07-15 16:07 基于DDS波形发生器\24位加法器\ADDER24.sim.rpt
文件 57967 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.sof
文件 38123 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.tan.rpt
文件 715 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.tan.summary
文件 303 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.vhd
文件 346 2009-07-15 15:01 基于DDS波形发生器\24位加法器\ADDER24.vhd.bak
文件 30836 2009-07-15 16:07 基于DDS波形发生器\24位加法器\ADDER24.vwf
文件 1400 2009-07-15 15:02 基于DDS波形发生器\24位加法器\db\ADDER24.(0).cnf.cdb
文件 708 2009-07-15 15:02 基于DDS波形发生器\24位加法器\db\ADDER24.(0).cnf.hdb
文件 1406 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(1).cnf.cdb
文件 620 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(1).cnf.hdb
文件 494 2009-07-15 15:02 基于DDS波形发生器\24位加法器\db\ADDER24.(10).cnf.cdb
文件 447 2009-07-15 15:02 基于DDS波形发生器\24位加法器\db\ADDER24.(10).cnf.hdb
文件 1933 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(2).cnf.cdb
文件 858 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(2).cnf.hdb
文件 1623 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(3).cnf.cdb
............此处省略240个文件信息
----------- --------- ---------- ----- ----
文件 8517 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.asm.rpt
文件 1798 2009-07-15 15:04 基于DDS波形发生器\24位加法器\ADDER24.bsf
文件 26 2009-07-15 16:07 基于DDS波形发生器\24位加法器\ADDER24.done
文件 47837 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.fit.rpt
文件 371 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.fit.summary
文件 4521 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.flow.rpt
文件 1200 2009-07-15 15:03 基于DDS波形发生器\24位加法器\ADDER24.inc
文件 22489 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.map.rpt
文件 290 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.map.summary
文件 18524 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.pin
文件 212109 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.pof
文件 907 2009-07-15 14:53 基于DDS波形发生器\24位加法器\ADDER24.qpf
文件 1721 2009-07-15 16:07 基于DDS波形发生器\24位加法器\ADDER24.qsf
文件 1108 2009-07-15 16:08 基于DDS波形发生器\24位加法器\ADDER24.qws
文件 46373 2009-07-15 16:07 基于DDS波形发生器\24位加法器\ADDER24.sim.rpt
文件 57967 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.sof
文件 38123 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.tan.rpt
文件 715 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.tan.summary
文件 303 2009-07-15 15:02 基于DDS波形发生器\24位加法器\ADDER24.vhd
文件 346 2009-07-15 15:01 基于DDS波形发生器\24位加法器\ADDER24.vhd.bak
文件 30836 2009-07-15 16:07 基于DDS波形发生器\24位加法器\ADDER24.vwf
文件 1400 2009-07-15 15:02 基于DDS波形发生器\24位加法器\db\ADDER24.(0).cnf.cdb
文件 708 2009-07-15 15:02 基于DDS波形发生器\24位加法器\db\ADDER24.(0).cnf.hdb
文件 1406 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(1).cnf.cdb
文件 620 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(1).cnf.hdb
文件 494 2009-07-15 15:02 基于DDS波形发生器\24位加法器\db\ADDER24.(10).cnf.cdb
文件 447 2009-07-15 15:02 基于DDS波形发生器\24位加法器\db\ADDER24.(10).cnf.hdb
文件 1933 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(2).cnf.cdb
文件 858 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(2).cnf.hdb
文件 1623 2009-07-15 14:54 基于DDS波形发生器\24位加法器\db\ADDER24.(3).cnf.cdb
............此处省略240个文件信息
- 上一篇:智能家居系统QT源代码
- 下一篇:使用JNA获取窗口句柄,并发送消息
相关资源
- VHDL8位加法器含test_bench)
- 基于FPGA的频率计,DE2开发板,VHDL
- 简易电子琴 vhdl
- fpga源码程序(VHDL)
- VHDL 专题--------电子密码锁
- 83编码器的VHDL
- 数字时钟[VHDL]
- 三层电梯控制-EDA课程设计VHDL
- 基于FPGA的fft变换
- 基于状态机的模拟交通灯设计
- VHDL 的程序
- VHDL频率计
- 频率可调的正弦波发生器电路图
- 基于VHDL 的具有倒计时显示功能的交通
- 基于VHDL的交通灯设计EDA课程设计报告
- VHDL 伪随机码产生器
- 基于quartus II 设计的全加器VHDL,逻辑
- DAC0832 VHDL
- 用Quartus2编的数字时钟(VHDL语言)
- 基于VHDL语言的交通灯设计
- 基于FPGA的HDB3编解码系统
- 基于VHDL的出租车计价器设计
- CRC校验实验报告
- 计步器设计报告
- 基于Vhdl语言描述的汽车尾灯控制电路
- VHDL语言状态机举例各种状态机非常详
- VHDL实现简单的ALU
- 基于VHDL语言的四层电梯控制程序 E
- 基于VHDL控制的DS18B20温度测量程序
- 基于vhdl的FIFO存储器设计
评论
共有 条评论