资源简介
VHDL驱动LED灯的程序
ENTITY scan_led IS
PORT(
clk_1k: IN STD_LOGIC;
d: IN STD_LOGIC_VECTOR(31 DOWNTO 0); --输入要显示的数据
dig: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); --数码管选择输出引脚com
seg: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) --数码管段输出引脚dis
);
END ENTITY;
ARCHITECTURE one OF scan_led IS
SIGNAL seg_r: STD_LOGIC_VECTOR(7 DOWNTO 0); --定义数码管输出寄存器
SIGNAL dig_r: STD_LOGIC_VECTOR(7 DOWNTO 0); --定义数码管选择输出寄存器
SIGNAL disp_dat: STD_LOGIC_VECTOR(3 DOWNTO 0); --定义显示数据寄存器
SIGNAL count: STD_LOGIC_VECTOR(2 DOWNTO 0); --定义计数寄存器
代码片段和文件信息
- 上一篇:库函数conio.h
- 下一篇:qt 小程序文字查找功能
相关资源
- 数字逻辑 课程设计 篮球计时器 VHDL源
- EDA课程设计16*16VHDL汉字滚屏显示
- 8位ALU运算器VHDL语言
- VHDL控制进行SPI读写
- VHDL正弦波发生器程序
- VHDL8位加法器含test_bench)
- 基于FPGA的频率计,DE2开发板,VHDL
- 简易电子琴 vhdl
- fpga源码程序(VHDL)
- VHDL 专题--------电子密码锁
- 83编码器的VHDL
- 数字时钟[VHDL]
- 三层电梯控制-EDA课程设计VHDL
- 基于FPGA的fft变换
- 基于状态机的模拟交通灯设计
- VHDL 的程序
- VHDL频率计
- 基于VHDL 的具有倒计时显示功能的交通
- 基于VHDL的交通灯设计EDA课程设计报告
- VHDL 伪随机码产生器
- 基于quartus II 设计的全加器VHDL,逻辑
- DAC0832 VHDL
- 用Quartus2编的数字时钟(VHDL语言)
- 基于VHDL语言的交通灯设计
- 基于FPGA的HDB3编解码系统
- 基于VHDL的出租车计价器设计
- CRC校验实验报告
- 计步器设计报告
- 基于Vhdl语言描述的汽车尾灯控制电路
- VHDL语言状态机举例各种状态机非常详
评论
共有 条评论