异步FIFO Verilog HDL，包含所有标志位，通过验证

异步FIFO的空、满、半满、将空、将满标志都有包含，代码通过modelsim验证

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2015-06-25 21:40  ayn_fifo_success\
     文件        3787  2015-06-25 16:34  ayn_fifo_success\fifo1.v
     文件         716  2015-06-16 09:23  ayn_fifo_success\fifomen.v
     文件        1175  2015-06-26 11:32  ayn_fifo_success\rptr_almost_empty.v
     文件        1402  2015-06-25 16:30  ayn_fifo_success\rptr_empty.v
     文件         458  2015-06-16 09:22  ayn_fifo_success\sync_r2w.v
     文件         497  2015-06-16 09:22  ayn_fifo_success\sync_w2r.v
     文件        2293  2015-06-26 18:27  ayn_fifo_success\wptr_almost_full.v
     文件        1484  2015-06-26 10:56  ayn_fifo_success\wptr_full.v
     文件        1104  2015-06-25 17:17  ayn_fifo_success\wptr_half_full.v