-
大小: 464KB文件类型: .zip金币: 1下载: 0 次发布日期: 2021-06-02
- 语言: 其他
- 标签: VHDL vivado2017.4
资源简介
基于VHDL的vivado2017.4初学者教程对应工程,教程地址https://blog.csdn.net/qq_40033089/article/details/82693492
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
typedef void (*funcp)(char * char *);
extern int main(int char**);
extern void execute_8(char* char *);
extern void execute_7(char* char *);
extern void vhdl_transfunc_eventcallback(char* char* unsigned unsigned unsigned char *);
funcp funcTab[3] = {(funcp)execute_8 (funcp)execute_7 (funcp)vhdl_transfunc_eventcallback};
const int NumRelocateId= 3;
void relocate(char *dp)
{
iki_relocate(dp “xsim.dir/test_bench_behav/xsim.reloc“ (void **)funcTab 3);
iki_vhdl_file_variable_register(dp + 1960);
iki_vhdl_file_variable_register(dp + 2016);
/*Populate the transaction function pointer field in the whole net structure */
}
void sensitize(char *dp)
{
iki_sensitize(dp “xsim.dir/test_bench_behav/xsim.reloc“);
}
void simulate(char *dp)
{
iki_schedule_processes_at_time_zero(dp “xsim.dir/test_bench_behav/xsim.reloc“);
// Initialize Verilog nets in mixed simulation for the cases when the value at time 0 should be propagated from the mixed language Vhdl net
iki_execute_processes();
// Schedul
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-09-13 20:25 class\
目录 0 2018-09-13 19:36 class\class.cache\
目录 0 2018-09-13 19:36 class\class.cache\ip\
目录 0 2018-09-13 20:43 class\class.cache\ip\2017.4\
目录 0 2018-09-13 20:14 class\class.cache\wt\
文件 3448 2018-09-13 20:40 class\class.cache\wt\gui_handlers.wdf
文件 1138 2018-09-13 20:40 class\class.cache\wt\java_command_handlers.wdf
文件 61 2018-09-13 19:36 class\class.cache\wt\project.wpc
文件 5384 2018-09-13 20:14 class\class.cache\wt\synthesis.wdf
文件 100 2018-09-13 20:14 class\class.cache\wt\synthesis_details.wdf
文件 4043 2018-09-13 20:40 class\class.cache\wt\webtalk_pa.xm
文件 256 2018-09-13 19:54 class\class.cache\wt\xsim.wdf
目录 0 2018-09-13 20:38 class\class.hw\
文件 343 2018-09-13 20:38 class\class.hw\class.lpr
目录 0 2018-09-13 20:38 class\class.hw\hw_1\
目录 0 2018-09-13 20:43 class\class.hw\hw_1\wave\
目录 0 2018-09-13 20:25 class\class.ioplanning\
目录 0 2018-09-13 20:43 class\class.ioplanning\constrs_1\
目录 0 2018-09-13 19:54 class\class.ip_user_files\
文件 130 2018-09-13 19:54 class\class.ip_user_files\README.txt
目录 0 2018-09-13 20:32 class\class.runs\
目录 0 2018-09-13 20:32 class\class.runs\.jobs\
文件 197 2018-09-13 20:13 class\class.runs\.jobs\vrs_config_1.xm
文件 211 2018-09-13 20:32 class\class.runs\.jobs\vrs_config_2.xm
目录 0 2018-09-13 20:35 class\class.runs\impl_1\
文件 0 2018-09-13 20:32 class\class.runs\impl_1\.Vivado_Implementation.queue.rst
目录 0 2018-09-13 20:43 class\class.runs\impl_1\.Xil\
文件 180 2018-09-13 20:33 class\class.runs\impl_1\.init_design.begin.rst
文件 0 2018-09-13 20:33 class\class.runs\impl_1\.init_design.end.rst
文件 180 2018-09-13 20:33 class\class.runs\impl_1\.opt_design.begin.rst
文件 0 2018-09-13 20:34 class\class.runs\impl_1\.opt_design.end.rst
............此处省略133个文件信息
- 上一篇:dobot类机械臂运动学
- 下一篇:weui案例.zip
相关资源
- 基于VHDL的1602LCD液晶显示
- 基于FPGA状态机的流水灯VHDL程序
- TLV2548控制器
- VHDL LCD1602显示程序
- 基于VHDL语言的汽车尾灯设计程序
- 二进制转换为BCD码的VHDL实现
- VHDL时钟万年历设计
- 一分钟闹钟设计
- VHDL算术运算包括加减乘除乘方等
- FPGA中电子钟的设计与实现
- 《基于FPGA的QPSK调制解调电路设计与实
- DDS的FPGA实现
- HDB3 编码的VHDL代码
- VHDLled灯程序
- 数字逻辑 课程设计 篮球计时器 VHDL源
- EDA课程设计16*16VHDL汉字滚屏显示
- 8位ALU运算器VHDL语言
- VHDL控制进行SPI读写
- VHDL正弦波发生器程序
- VHDL8位加法器含test_bench)
- 基于FPGA的频率计,DE2开发板,VHDL
- 简易电子琴 vhdl
- fpga源码程序(VHDL)
- VHDL 专题--------电子密码锁
- 83编码器的VHDL
- 数字时钟[VHDL]
- 三层电梯控制-EDA课程设计VHDL
- 基于FPGA的fft变换
- 基于状态机的模拟交通灯设计
- VHDL 的程序
评论
共有 条评论