-
大小: 530KB文件类型: .rar金币: 2下载: 0 次发布日期: 2021-06-02
- 语言: 其他
- 标签: FPGE VHDL TrafficLight
资源简介
本设计要求实现用VHDL语言设计交通灯,掌握利用FPGA的系统层次化设计实现实现多功能设计。设计要求能够通过仿真和硬件测试,其中实现交通灯的点亮和状态的切换,以及时间的倒计时显示。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2025 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.asm.qmsg
文件 31250 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.fit.qmsg
文件 5012 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.map.qmsg
文件 5243 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.qmsg
文件 2175 2017-11-21 20:05 设计工程\db\prev_cmp_TRAFFIC.sim.qmsg
文件 22830 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.tan.qmsg
文件 1909 2017-11-21 20:03 设计工程\db\TRAFFIC.(0).cnf.cdb
文件 1071 2017-11-21 20:03 设计工程\db\TRAFFIC.(0).cnf.hdb
文件 7884 2017-12-17 16:03 设计工程\db\TRAFFIC.(1).cnf.cdb
文件 1143 2017-12-17 16:03 设计工程\db\TRAFFIC.(1).cnf.hdb
文件 703 2017-11-21 20:03 设计工程\db\TRAFFIC.(2).cnf.cdb
文件 598 2017-11-21 20:03 设计工程\db\TRAFFIC.(2).cnf.hdb
文件 3075 2017-11-21 20:03 设计工程\db\TRAFFIC.(3).cnf.cdb
文件 890 2017-11-21 20:03 设计工程\db\TRAFFIC.(3).cnf.hdb
文件 2025 2017-12-17 16:03 设计工程\db\TRAFFIC.asm.qmsg
文件 70193 2017-12-17 16:03 设计工程\db\TRAFFIC.asm_labs.ddb
文件 89 2017-12-17 16:03 设计工程\db\TRAFFIC.cbx.xml
文件 626 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.bpm
文件 26307 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.cdb
文件 28 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.ecobp
文件 11480 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.hdb
文件 4 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.logdb
文件 20234 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.rdb
文件 19785 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.tdb
文件 104221 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp0.ddb
文件 48351 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp2.ddb
文件 10409 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp_bb.cdb
文件 11421 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp_bb.hdb
文件 4 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp_bb.logdb
文件 6097 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp_bb.rcf
............此处省略78个文件信息
----------- --------- ---------- ----- ----
文件 2025 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.asm.qmsg
文件 31250 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.fit.qmsg
文件 5012 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.map.qmsg
文件 5243 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.qmsg
文件 2175 2017-11-21 20:05 设计工程\db\prev_cmp_TRAFFIC.sim.qmsg
文件 22830 2017-12-17 16:03 设计工程\db\prev_cmp_TRAFFIC.tan.qmsg
文件 1909 2017-11-21 20:03 设计工程\db\TRAFFIC.(0).cnf.cdb
文件 1071 2017-11-21 20:03 设计工程\db\TRAFFIC.(0).cnf.hdb
文件 7884 2017-12-17 16:03 设计工程\db\TRAFFIC.(1).cnf.cdb
文件 1143 2017-12-17 16:03 设计工程\db\TRAFFIC.(1).cnf.hdb
文件 703 2017-11-21 20:03 设计工程\db\TRAFFIC.(2).cnf.cdb
文件 598 2017-11-21 20:03 设计工程\db\TRAFFIC.(2).cnf.hdb
文件 3075 2017-11-21 20:03 设计工程\db\TRAFFIC.(3).cnf.cdb
文件 890 2017-11-21 20:03 设计工程\db\TRAFFIC.(3).cnf.hdb
文件 2025 2017-12-17 16:03 设计工程\db\TRAFFIC.asm.qmsg
文件 70193 2017-12-17 16:03 设计工程\db\TRAFFIC.asm_labs.ddb
文件 89 2017-12-17 16:03 设计工程\db\TRAFFIC.cbx.xm
文件 626 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.bpm
文件 26307 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.cdb
文件 28 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.ecobp
文件 11480 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.hdb
文件 4 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.logdb
文件 20234 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.rdb
文件 19785 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp.tdb
文件 104221 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp0.ddb
文件 48351 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp2.ddb
文件 10409 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp_bb.cdb
文件 11421 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp_bb.hdb
文件 4 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp_bb.logdb
文件 6097 2017-12-17 16:03 设计工程\db\TRAFFIC.cmp_bb.rcf
............此处省略78个文件信息
- 上一篇:unity汉化包,中文补丁
- 下一篇:医疗项目登录界面源码
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 六路智能抢答器VHDL语言
- vhdl与lcd1602实现的多控制电子钟
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- ETC中FM0解码器的设计
- FPGA最全面的VHDL例程源码
- 《VHDL基础及经典开发》电子书及代码
- 超全VHDL教程资料打包
- VHDL简易交通灯设计 quartus 2
- 交通信号灯vhdl课程设计
- VHDL交通灯
- 基于quartus II的VHDL数字钟设计
- 2.5分频VHDL源程序
- 8位二进制计数器vhdl源程序及原理图
- 数字式秒表设计vhdl
- 卷积码的viterbi维特比译码算法的FPG
- VHDL 语法 IEEE std 1076-2008
- eda信号发生器的设计VHDL
- 4*4键盘编码器,VHDL语言
评论
共有 条评论