资源简介
设定好商品,按键1选择商品,按键2、3、4为投币,再次按下按键1购买,然后再数码管上显示余额,若不够买,则显示ER

代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0xcb73ee62 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “d:/Xilinx/12.4/ISE_DS/ISE/verilog/src/glbl.v“;
static unsigned int ng1[] = {1U 0U};
static unsigned int ng2[] = {0U 0U};
static void NetDecl_15_0(char *t0)
{
char *t1;
char *t2;
char *t3;
char *t4;
char *t5;
char *t6;
char *t7;
unsigned int t8;
unsigned int t9;
char *t10;
unsigned int t11;
unsigned int t12;
char *t13;
unsigned int t14;
unsigned int t15;
char *t16;
LAB0: t1 = (t0 + 3812U);
t2 = *((char **)t1);
if (t2 == 0)
goto LAB2;
LAB3: goto *t2;
LAB2: xsi_set_current_line(15 ng0);
t2 = (t0 + 1128U);
t3 = *((char **)t2);
t2 = (t0 + 4796);
t4 = (t2 + 32U);
t5 = *((char **)t4);
t6 = (t5 + 40U);
t7 = *((char **)t6);
memset(t7 0 8);
t8 = 1U;
t9 = t8;
t10 = (t3 + 4);
t11 = *((unsigned int *)t3);
t8 = (t8 & t11);
t12 = *((unsigned int *)t10);
t9 = (t9 & t12);
t13 = (t7 + 4);
t14 = *((unsigned int *)t7);
*((unsigned int *)t7) = (t14 | t8);
t15 = *((unsigned int *)t13);
*((unsigned int *)t13) = (t15 | t9);
xsi_driver_vfirst_trans(t2 0 0U);
t16 = (t0 + 4728);
*((int *)t16) = 1;
LAB1: return;
}
static void Cont_44_1(char *t0)
{
char *t1;
char *t2;
char *t3;
char *t4;
char *t5;
char *t6;
char *t7;
char *t8;
char *t9;
unsigned int t10;
unsigned int t11;
char *t12;
unsigned int t13;
unsigned int t14;
char *t15;
unsigned int t16;
unsigned int t17;
char *t18;
LAB0: t1 = (t0 + 3956U);
t2 = *((char **)t1);
if (t2 == 0)
goto LAB2;
LAB3: goto *t2;
LAB2: xsi_set_current_line(44 ng0);
t2 = (t0 + 1908);
t3 = (t2 + 36U);
t4 = *((char **)t3);
t5 = (t0 + 4832);
t6 = (t5 + 32U);
t7 = *((char **)t6);
t8
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2012-12-23 17:41 autoSell3\
文件 2026 2012-12-16 00:28 autoSell3\aa.v
文件 1967 2012-12-15 16:15 autoSell3\aa2.v
文件 90112 2012-12-15 16:15 autoSell3\aa2_isim_beh.exe
文件 8350 2012-12-15 16:11 autoSell3\aa2_isim_beh1.wdb
文件 126 2012-12-15 16:15 autoSell3\aa2_stx_beh.prj
文件 90112 2012-12-16 00:28 autoSell3\aa_isim_beh.exe
文件 158087 2012-12-15 22:33 autoSell3\aa_isim_beh1.wdb
文件 125 2012-12-16 00:15 autoSell3\aa_stx_beh.prj
文件 7546 2012-12-22 02:34 autoSell3\autosell.bgn
文件 464290 2012-12-22 02:34 autoSell3\autosell.bit
文件 1057 2012-12-22 00:28 autoSell3\AutoSell.bld
文件 25538 2012-12-22 02:34 autoSell3\AutoSell.cmd_log
文件 1313 2012-12-22 02:34 autoSell3\autosell.drc
文件 6 2012-12-22 00:27 autoSell3\AutoSell.lso
文件 74306 2012-12-22 00:28 autoSell3\AutoSell.ncd
文件 66973 2012-12-22 00:27 autoSell3\AutoSell.ngc
文件 100626 2012-12-22 00:28 autoSell3\AutoSell.ngd
文件 86904 2012-12-22 00:27 autoSell3\AutoSell.ngr
文件 14215 2012-12-22 00:28 autoSell3\AutoSell.pad
文件 9693 2012-12-22 00:28 autoSell3\AutoSell.par
文件 1671 2012-12-22 00:28 autoSell3\AutoSell.pcf
文件 27 2012-12-22 00:27 autoSell3\AutoSell.prj
文件 18596 2012-12-22 00:28 autoSell3\AutoSell.ptwx
文件 0 2012-12-22 00:27 autoSell3\AutoSell.stx
文件 58703 2012-12-22 00:27 autoSell3\AutoSell.syr
文件 5706 2012-12-22 00:28 autoSell3\AutoSell.twr
文件 21455 2012-12-22 00:28 autoSell3\AutoSell.twx
文件 154 2012-12-22 00:28 autoSell3\AutoSell.unroutes
文件 552 2012-12-22 02:34 autoSell3\AutoSell.ut
文件 8427 2012-12-22 03:09 autoSell3\AutoSell.v
............此处省略106个文件信息
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 数字频率合成dds正弦波基于FPGA的DDS产
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- 自动售货机的内部嵌入式系统
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
- 基于FPGA多协议转换网关设计
- fpga数字钟
- FPGA按键消抖
- 具有可编程环路补偿功能高密度电源
- FPGA系统中有源电容放电电路设计需注
- 玩转Altera FPGA:基于PLL分频计数的LE
- 二院型号FPGA 硬件描述语言编程准则
- ETC中FM0解码器的设计
- 基于FPGA和万兆网的GigE Vison设计方案
评论
共有 条评论