资源简介
60进制计数
可以做秒和分钟的计时
entity jishu60 is
port(s:in std_logic;--置位信号(低电平有效)
clk:in std_logic;--时钟信号
data:in std_logic_vector(5 downto 0);--预置数
num:buffer std_logic_vector(5 downto 0);--计数结果
co: out std_logic);--进位信号

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2742 2010-04-30 14:58 jishu60\db\add_sub_6rh.tdf
文件 1591 2010-04-30 19:36 jishu60\db\jishu60.(0).cnf.cdb
文件 911 2010-04-30 19:36 jishu60\db\jishu60.(0).cnf.hdb
文件 1636 2010-04-30 19:52 jishu60\db\jishu60.asm.qmsg
文件 89 2010-04-30 19:52 jishu60\db\jishu60.cbx.xml
文件 6170 2010-04-30 19:52 jishu60\db\jishu60.cmp.cdb
文件 5659 2010-04-30 19:52 jishu60\db\jishu60.cmp.hdb
文件 207 2010-04-30 19:52 jishu60\db\jishu60.cmp.kpt
文件 4 2010-04-30 19:52 jishu60\db\jishu60.cmp.logdb
文件 15507 2010-04-30 19:52 jishu60\db\jishu60.cmp.rdb
文件 3821 2010-04-30 19:52 jishu60\db\jishu60.cmp.tdb
文件 20140 2010-04-30 19:52 jishu60\db\jishu60.cmp0.ddb
文件 0 2010-04-30 19:52 jishu60\db\jishu60.dbp
文件 151 2010-04-26 20:41 jishu60\db\jishu60.db_info
文件 156 2010-04-30 19:53 jishu60\db\jishu60.eco.cdb
文件 27903 2010-04-30 19:52 jishu60\db\jishu60.fit.qmsg
文件 9795 2010-04-30 19:51 jishu60\db\jishu60.fnsim.hdb
文件 14483 2010-04-30 19:51 jishu60\db\jishu60.fnsim.qmsg
文件 841 2010-04-30 19:52 jishu60\db\jishu60.hier_info
文件 588 2010-04-30 19:52 jishu60\db\jishu60.hif
文件 1928 2010-04-30 19:52 jishu60\db\jishu60.map.cdb
文件 5305 2010-04-30 19:52 jishu60\db\jishu60.map.hdb
文件 4 2010-04-30 19:52 jishu60\db\jishu60.map.logdb
文件 4509 2010-04-30 19:52 jishu60\db\jishu60.map.qmsg
文件 1516 2010-04-30 19:52 jishu60\db\jishu60.pre_map.cdb
文件 5302 2010-04-30 19:52 jishu60\db\jishu60.pre_map.hdb
文件 0 2010-04-30 19:52 jishu60\db\jishu60.psp
文件 0 2010-04-30 19:52 jishu60\db\jishu60.pss
文件 5292 2010-04-30 19:52 jishu60\db\jishu60.rtlv.hdb
文件 1473 2010-04-30 19:52 jishu60\db\jishu60.rtlv_sg.cdb
............此处省略33个文件信息
----------- --------- ---------- ----- ----
文件 2742 2010-04-30 14:58 jishu60\db\add_sub_6rh.tdf
文件 1591 2010-04-30 19:36 jishu60\db\jishu60.(0).cnf.cdb
文件 911 2010-04-30 19:36 jishu60\db\jishu60.(0).cnf.hdb
文件 1636 2010-04-30 19:52 jishu60\db\jishu60.asm.qmsg
文件 89 2010-04-30 19:52 jishu60\db\jishu60.cbx.xm
文件 6170 2010-04-30 19:52 jishu60\db\jishu60.cmp.cdb
文件 5659 2010-04-30 19:52 jishu60\db\jishu60.cmp.hdb
文件 207 2010-04-30 19:52 jishu60\db\jishu60.cmp.kpt
文件 4 2010-04-30 19:52 jishu60\db\jishu60.cmp.logdb
文件 15507 2010-04-30 19:52 jishu60\db\jishu60.cmp.rdb
文件 3821 2010-04-30 19:52 jishu60\db\jishu60.cmp.tdb
文件 20140 2010-04-30 19:52 jishu60\db\jishu60.cmp0.ddb
文件 0 2010-04-30 19:52 jishu60\db\jishu60.dbp
文件 151 2010-04-26 20:41 jishu60\db\jishu60.db_info
文件 156 2010-04-30 19:53 jishu60\db\jishu60.eco.cdb
文件 27903 2010-04-30 19:52 jishu60\db\jishu60.fit.qmsg
文件 9795 2010-04-30 19:51 jishu60\db\jishu60.fnsim.hdb
文件 14483 2010-04-30 19:51 jishu60\db\jishu60.fnsim.qmsg
文件 841 2010-04-30 19:52 jishu60\db\jishu60.hier_info
文件 588 2010-04-30 19:52 jishu60\db\jishu60.hif
文件 1928 2010-04-30 19:52 jishu60\db\jishu60.map.cdb
文件 5305 2010-04-30 19:52 jishu60\db\jishu60.map.hdb
文件 4 2010-04-30 19:52 jishu60\db\jishu60.map.logdb
文件 4509 2010-04-30 19:52 jishu60\db\jishu60.map.qmsg
文件 1516 2010-04-30 19:52 jishu60\db\jishu60.pre_map.cdb
文件 5302 2010-04-30 19:52 jishu60\db\jishu60.pre_map.hdb
文件 0 2010-04-30 19:52 jishu60\db\jishu60.psp
文件 0 2010-04-30 19:52 jishu60\db\jishu60.pss
文件 5292 2010-04-30 19:52 jishu60\db\jishu60.rtlv.hdb
文件 1473 2010-04-30 19:52 jishu60\db\jishu60.rtlv_sg.cdb
............此处省略33个文件信息
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 数字频率合成dds正弦波基于FPGA的DDS产
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
- 基于FPGA多协议转换网关设计
- fpga数字钟
- FPGA按键消抖
- 具有可编程环路补偿功能高密度电源
- FPGA系统中有源电容放电电路设计需注
- 玩转Altera FPGA:基于PLL分频计数的LE
- 二院型号FPGA 硬件描述语言编程准则
- ETC中FM0解码器的设计
- 基于FPGA和万兆网的GigE Vison设计方案
- Xilinx FPGA底层资源架构与设计规范
评论
共有 条评论