资源简介
Verilog HDL编写的FPGA RS232串口发送代码,实测通过
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1370 2013-09-02 20:55 串口通讯\db\my_uart_top.(0).cnf.cdb
文件 940 2013-09-02 20:55 串口通讯\db\my_uart_top.(0).cnf.hdb
文件 2930 2013-09-02 20:55 串口通讯\db\my_uart_top.(1).cnf.cdb
文件 1958 2013-09-02 20:55 串口通讯\db\my_uart_top.(1).cnf.hdb
文件 5380 2013-09-02 20:55 串口通讯\db\my_uart_top.(2).cnf.cdb
文件 1175 2013-09-02 20:55 串口通讯\db\my_uart_top.(2).cnf.hdb
文件 3075 2013-09-02 20:55 串口通讯\db\my_uart_top.(3).cnf.cdb
文件 1094 2013-09-02 20:55 串口通讯\db\my_uart_top.(3).cnf.hdb
文件 2238 2013-09-02 20:58 串口通讯\db\my_uart_top.asm.qmsg
文件 1495 2013-09-02 20:58 串口通讯\db\my_uart_top.asm_labs.ddb
文件 93 2013-09-02 20:57 串口通讯\db\my_uart_top.cbx.xml
文件 19961 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp.cdb
文件 9913 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp.hdb
文件 342 2013-09-02 20:57 串口通讯\db\my_uart_top.cmp.kpt
文件 4 2013-09-02 20:57 串口通讯\db\my_uart_top.cmp.logdb
文件 17080 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp.rdb
文件 15192 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp.tdb
文件 41586 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp0.ddb
文件 151 2013-09-02 20:55 串口通讯\db\my_uart_top.db_info
文件 175 2013-09-02 21:06 串口通讯\db\my_uart_top.eco.cdb
文件 14088 2013-09-02 20:57 串口通讯\db\my_uart_top.fit.qmsg
文件 6480 2013-09-02 20:57 串口通讯\db\my_uart_top.hier_info
文件 2829 2013-09-02 20:57 串口通讯\db\my_uart_top.hif
文件 1598 2013-09-02 20:57 串口通讯\db\my_uart_top.lpc.html
文件 495 2013-09-02 20:57 串口通讯\db\my_uart_top.lpc.rdb
文件 1935 2013-09-02 20:57 串口通讯\db\my_uart_top.lpc.txt
文件 7152 2013-09-02 20:57 串口通讯\db\my_uart_top.map.cdb
文件 9576 2013-09-02 20:57 串口通讯\db\my_uart_top.map.hdb
文件 4 2013-09-02 20:57 串口通讯\db\my_uart_top.map.logdb
文件 13665 2013-09-02 20:57 串口通讯\db\my_uart_top.map.qmsg
............此处省略46个文件信息
----------- --------- ---------- ----- ----
文件 1370 2013-09-02 20:55 串口通讯\db\my_uart_top.(0).cnf.cdb
文件 940 2013-09-02 20:55 串口通讯\db\my_uart_top.(0).cnf.hdb
文件 2930 2013-09-02 20:55 串口通讯\db\my_uart_top.(1).cnf.cdb
文件 1958 2013-09-02 20:55 串口通讯\db\my_uart_top.(1).cnf.hdb
文件 5380 2013-09-02 20:55 串口通讯\db\my_uart_top.(2).cnf.cdb
文件 1175 2013-09-02 20:55 串口通讯\db\my_uart_top.(2).cnf.hdb
文件 3075 2013-09-02 20:55 串口通讯\db\my_uart_top.(3).cnf.cdb
文件 1094 2013-09-02 20:55 串口通讯\db\my_uart_top.(3).cnf.hdb
文件 2238 2013-09-02 20:58 串口通讯\db\my_uart_top.asm.qmsg
文件 1495 2013-09-02 20:58 串口通讯\db\my_uart_top.asm_labs.ddb
文件 93 2013-09-02 20:57 串口通讯\db\my_uart_top.cbx.xm
文件 19961 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp.cdb
文件 9913 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp.hdb
文件 342 2013-09-02 20:57 串口通讯\db\my_uart_top.cmp.kpt
文件 4 2013-09-02 20:57 串口通讯\db\my_uart_top.cmp.logdb
文件 17080 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp.rdb
文件 15192 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp.tdb
文件 41586 2013-09-02 20:58 串口通讯\db\my_uart_top.cmp0.ddb
文件 151 2013-09-02 20:55 串口通讯\db\my_uart_top.db_info
文件 175 2013-09-02 21:06 串口通讯\db\my_uart_top.eco.cdb
文件 14088 2013-09-02 20:57 串口通讯\db\my_uart_top.fit.qmsg
文件 6480 2013-09-02 20:57 串口通讯\db\my_uart_top.hier_info
文件 2829 2013-09-02 20:57 串口通讯\db\my_uart_top.hif
文件 1598 2013-09-02 20:57 串口通讯\db\my_uart_top.lpc.html
文件 495 2013-09-02 20:57 串口通讯\db\my_uart_top.lpc.rdb
文件 1935 2013-09-02 20:57 串口通讯\db\my_uart_top.lpc.txt
文件 7152 2013-09-02 20:57 串口通讯\db\my_uart_top.map.cdb
文件 9576 2013-09-02 20:57 串口通讯\db\my_uart_top.map.hdb
文件 4 2013-09-02 20:57 串口通讯\db\my_uart_top.map.logdb
文件 13665 2013-09-02 20:57 串口通讯\db\my_uart_top.map.qmsg
............此处省略46个文件信息
相关资源
- Verilog HDL编写的FPGA LCD12864液晶显示代
- FPGA外文文献
- 用FPGA实现FFT,强大的VHDL源程序附详细
- FPGA控制VGA输出实现乒乓球游戏_veril
- FPGA 12864驱动
- 基于FPGA的 SVPWM发生器的实现
- 手眼反应计数器
- 按键控制 verilog程序 钢琴演奏 fpga
- RS232接口的FPGA程序设计VHDL
- 32位CRC FPGA Verilog并行算法
- 基于FPGA的篮球倒计时的设计和实现
- Altera FPGA Cyclone_V_E 原理图和封装库
- 基于FPGA实现的自适应卡尔曼滤波器的
- 基于FPGA的直流电机PWM控制器设计
- FPGA数字信号处理七级联型IIR滤波器
- 基于FPGA的AES加密算法的高速实现
- FPGA电子时钟 用verilog语言 可实现时间
- 改进的快速Mersenne twister随机数算法
- 基于FPGA的5B6B编译码器的设计
- A5算法的FPGA实现
- 多功能数字时钟FPGA 实现含代码.zip
- 基于FPGA的IRIG-B的编码及解码
- 基于FPGA的扫频信号源的研究与设计
- 32位ARM的ALU设计基于FPGA
- FPGA驱动LCD1602完整工程
- sigmoid函数的FPGA实现
- 基于FPGA的jpeg压缩实现
- 基于FPGA的电子秒表代码
- 基于VHDL语言的5B6B编译系统设计
- Verilog版本的SPI程序
评论
共有 条评论