资源简介
这人本人一个项目中的源程序,采用AD7606不间断8路不间断采集外部电压,送到FPGA之后,再由FPGA经过Cypress芯片与PC机通信。
FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 7281 2010-09-10 14:16 test_slave_fifo\atom_netlists\MYFX2.qsf
文件 3 2010-09-10 14:16 test_slave_fifo\cmp_state.ini
文件 39924 2013-07-12 10:09 test_slave_fifo\db\MYFX2.(0).cnf.cdb
文件 3493 2013-07-12 10:09 test_slave_fifo\db\MYFX2.(0).cnf.hdb
文件 2174 2013-07-12 10:35 test_slave_fifo\db\MYFX2.asm.qmsg
文件 8568 2013-07-12 10:35 test_slave_fifo\db\MYFX2.asm_labs.ddb
文件 87 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cbx.xml
文件 58652 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.cdb
文件 13669 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.hdb
文件 336 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.kpt
文件 4 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.logdb
文件 26534 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.rdb
文件 50104 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.tdb
文件 168691 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp0.ddb
文件 51055 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp2.ddb
文件 137 2013-06-29 23:18 test_slave_fifo\db\MYFX2.db_info
文件 161 2013-07-12 11:50 test_slave_fifo\db\MYFX2.eco.cdb
文件 3 2013-07-12 10:47 test_slave_fifo\db\MYFX2.eds_overflow
文件 33427 2013-07-12 10:35 test_slave_fifo\db\MYFX2.fit.qmsg
文件 8001 2013-07-12 10:35 test_slave_fifo\db\MYFX2.hier_info
文件 785 2013-07-12 10:35 test_slave_fifo\db\MYFX2.hif
文件 14468 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.cdb
文件 12678 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.hdb
文件 4 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.logdb
文件 5742 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.qmsg
文件 29961 2013-07-12 10:35 test_slave_fifo\db\MYFX2.pre_map.cdb
文件 20809 2013-07-12 10:35 test_slave_fifo\db\MYFX2.pre_map.hdb
文件 20799 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv.hdb
文件 29963 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv_sg.cdb
文件 178 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv_sg_swap.cdb
............此处省略57个文件信息
----------- --------- ---------- ----- ----
文件 7281 2010-09-10 14:16 test_slave_fifo\atom_netlists\MYFX2.qsf
文件 3 2010-09-10 14:16 test_slave_fifo\cmp_state.ini
文件 39924 2013-07-12 10:09 test_slave_fifo\db\MYFX2.(0).cnf.cdb
文件 3493 2013-07-12 10:09 test_slave_fifo\db\MYFX2.(0).cnf.hdb
文件 2174 2013-07-12 10:35 test_slave_fifo\db\MYFX2.asm.qmsg
文件 8568 2013-07-12 10:35 test_slave_fifo\db\MYFX2.asm_labs.ddb
文件 87 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cbx.xm
文件 58652 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.cdb
文件 13669 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.hdb
文件 336 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.kpt
文件 4 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.logdb
文件 26534 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.rdb
文件 50104 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.tdb
文件 168691 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp0.ddb
文件 51055 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp2.ddb
文件 137 2013-06-29 23:18 test_slave_fifo\db\MYFX2.db_info
文件 161 2013-07-12 11:50 test_slave_fifo\db\MYFX2.eco.cdb
文件 3 2013-07-12 10:47 test_slave_fifo\db\MYFX2.eds_overflow
文件 33427 2013-07-12 10:35 test_slave_fifo\db\MYFX2.fit.qmsg
文件 8001 2013-07-12 10:35 test_slave_fifo\db\MYFX2.hier_info
文件 785 2013-07-12 10:35 test_slave_fifo\db\MYFX2.hif
文件 14468 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.cdb
文件 12678 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.hdb
文件 4 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.logdb
文件 5742 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.qmsg
文件 29961 2013-07-12 10:35 test_slave_fifo\db\MYFX2.pre_map.cdb
文件 20809 2013-07-12 10:35 test_slave_fifo\db\MYFX2.pre_map.hdb
文件 20799 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv.hdb
文件 29963 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv_sg.cdb
文件 178 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv_sg_swap.cdb
............此处省略57个文件信息
相关资源
- 具有可编程环路补偿功能高密度电源
- FPGA系统中有源电容放电电路设计需注
- 玩转Altera FPGA:基于PLL分频计数的LE
- 二院型号FPGA 硬件描述语言编程准则
- ETC中FM0解码器的设计
- 基于FPGA和万兆网的GigE Vison设计方案
- Xilinx FPGA底层资源架构与设计规范
- fpga多通道采样
- 基于FPGA的电梯控制器系统设计
- 基于MCU+FPGA的LED大屏幕控制系统的设计
- Modelsim学习资料很全
- 宽频带数字锁相环的设计及基于FPGA的
- 一种基于FPGA的三相锁相环设计方法
- 开发板EP4CE10F17C8技术手册.zip
- 基于Altera MegaCore实现FFT的方法
- 基于FPGA的快速并行FFT及应用
- 基于FPGA的移位寄存器流水线结构FFT处
- 基于FPGA的彩色线阵CCD图像采集系统设
- ep3c25Q240原理图
- 在FPGA上优化实现复数浮点计算
- 基于FPGA的高速流水线浮点乘法器设计
- 电源纹波调试的小结
- 详析单片机、ARM、FPGA嵌入式的特点和
- 详析单片机、ARM、FPGA嵌入式的特点
- actel fpga外部输入时钟毛刺问题排查与
- 基于Actel FPGA的TFT控制器技术方案设计
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于FPGA的多电平载波移相SPWM方法实现
- 基于FPGA的瓦斯浓度模糊控制系统设计
评论
共有 条评论