资源简介
这人本人一个项目中的源程序,采用AD7606不间断8路不间断采集外部电压,送到FPGA之后,再由FPGA经过Cypress芯片与PC机通信。
FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序,FPGA+AD7606并行8通道采集源Verilog程序

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 7281 2010-09-10 14:16 test_slave_fifo\atom_netlists\MYFX2.qsf
文件 3 2010-09-10 14:16 test_slave_fifo\cmp_state.ini
文件 39924 2013-07-12 10:09 test_slave_fifo\db\MYFX2.(0).cnf.cdb
文件 3493 2013-07-12 10:09 test_slave_fifo\db\MYFX2.(0).cnf.hdb
文件 2174 2013-07-12 10:35 test_slave_fifo\db\MYFX2.asm.qmsg
文件 8568 2013-07-12 10:35 test_slave_fifo\db\MYFX2.asm_labs.ddb
文件 87 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cbx.xml
文件 58652 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.cdb
文件 13669 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.hdb
文件 336 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.kpt
文件 4 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.logdb
文件 26534 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.rdb
文件 50104 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.tdb
文件 168691 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp0.ddb
文件 51055 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp2.ddb
文件 137 2013-06-29 23:18 test_slave_fifo\db\MYFX2.db_info
文件 161 2013-07-12 11:50 test_slave_fifo\db\MYFX2.eco.cdb
文件 3 2013-07-12 10:47 test_slave_fifo\db\MYFX2.eds_overflow
文件 33427 2013-07-12 10:35 test_slave_fifo\db\MYFX2.fit.qmsg
文件 8001 2013-07-12 10:35 test_slave_fifo\db\MYFX2.hier_info
文件 785 2013-07-12 10:35 test_slave_fifo\db\MYFX2.hif
文件 14468 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.cdb
文件 12678 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.hdb
文件 4 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.logdb
文件 5742 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.qmsg
文件 29961 2013-07-12 10:35 test_slave_fifo\db\MYFX2.pre_map.cdb
文件 20809 2013-07-12 10:35 test_slave_fifo\db\MYFX2.pre_map.hdb
文件 20799 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv.hdb
文件 29963 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv_sg.cdb
文件 178 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv_sg_swap.cdb
............此处省略57个文件信息
----------- --------- ---------- ----- ----
文件 7281 2010-09-10 14:16 test_slave_fifo\atom_netlists\MYFX2.qsf
文件 3 2010-09-10 14:16 test_slave_fifo\cmp_state.ini
文件 39924 2013-07-12 10:09 test_slave_fifo\db\MYFX2.(0).cnf.cdb
文件 3493 2013-07-12 10:09 test_slave_fifo\db\MYFX2.(0).cnf.hdb
文件 2174 2013-07-12 10:35 test_slave_fifo\db\MYFX2.asm.qmsg
文件 8568 2013-07-12 10:35 test_slave_fifo\db\MYFX2.asm_labs.ddb
文件 87 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cbx.xm
文件 58652 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.cdb
文件 13669 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.hdb
文件 336 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.kpt
文件 4 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.logdb
文件 26534 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.rdb
文件 50104 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp.tdb
文件 168691 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp0.ddb
文件 51055 2013-07-12 10:35 test_slave_fifo\db\MYFX2.cmp2.ddb
文件 137 2013-06-29 23:18 test_slave_fifo\db\MYFX2.db_info
文件 161 2013-07-12 11:50 test_slave_fifo\db\MYFX2.eco.cdb
文件 3 2013-07-12 10:47 test_slave_fifo\db\MYFX2.eds_overflow
文件 33427 2013-07-12 10:35 test_slave_fifo\db\MYFX2.fit.qmsg
文件 8001 2013-07-12 10:35 test_slave_fifo\db\MYFX2.hier_info
文件 785 2013-07-12 10:35 test_slave_fifo\db\MYFX2.hif
文件 14468 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.cdb
文件 12678 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.hdb
文件 4 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.logdb
文件 5742 2013-07-12 10:35 test_slave_fifo\db\MYFX2.map.qmsg
文件 29961 2013-07-12 10:35 test_slave_fifo\db\MYFX2.pre_map.cdb
文件 20809 2013-07-12 10:35 test_slave_fifo\db\MYFX2.pre_map.hdb
文件 20799 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv.hdb
文件 29963 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv_sg.cdb
文件 178 2013-07-12 10:35 test_slave_fifo\db\MYFX2.rtlv_sg_swap.cdb
............此处省略57个文件信息
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- Quartus II 15.0中仿真Altera三速以太网I
- Quartus II 15.0中仿真Altera三速以太网I
- 数字频率合成dds正弦波基于FPGA的DDS产
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- AD7606采集程序
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
- 基于FPGA多协议转换网关设计
- fpga数字钟
- FPGA按键消抖
- 具有可编程环路补偿功能高密度电源
- FPGA系统中有源电容放电电路设计需注
- 玩转Altera FPGA:基于PLL分频计数的LE
- 二院型号FPGA 硬件描述语言编程准则
评论
共有 条评论