资源简介
介绍一种基于FPGA 为控制核的随屏显示(OSD) 技术,在视频信号上实现字符图像的叠加。该方案
将被叠加的字符或图像数据保存在FPGA 内部的ROM 中,由内部逻辑控制电路产生点阵时序,控制视频通
道切换开关,完成叠加功能。本方案具有源代码组织简单,扩展性好,字符显示位置修改灵活的优点。实验
结果表明,此方案电路工作稳定,字符相位抖动范围小,能广泛地应用于随屏显示技术。
代码片段和文件信息
- 上一篇:10秒倒计时钟控制交通灯微机接口技术
- 下一篇:蚁群算法路径规划
相关资源
- 基于FPGA的RSA加密算法的实现
- 基于verilog设计的PWM
- 乐曲硬件演奏电路设计1
- cy68013A USB高速数据采集的FPGA程序源码
- FPGA串口收发字符串之串口接收模块
- 基于fpga的DDS信号发生器四种波形
- FPGA时序设计的Viso形状库
- 基于FPGA的VGA显示控制器的实现
- 1024QAM调制解调系统的FPGA实现
- UART 串口通信FPGA数据接收程序非常好
- FPGA+AD7606并行8通道采集源Verilog程序
- 利用FPGA中的流水线技巧实现乘法Ver
- Virtex系列FPGA配置和回读
- 基于FPGA 的直接频率合成器设计
- 8B10B编解码FPGA程序
- Altera FPGA Cyclone III 原理图和封装库
- sram读取控制verilog代码
- (中文版)Nios II IP核使用手册
- 基于FPGA的verilog红外遥控设计代码
- 基于FPGA任意波形发生器
- fpga字符显示
- 基于FPGA的ADF4351驱动程序
- EP2C8Q208C8原理图
- Verilog HDL编写的FPGA RS232串口发送代码
- Verilog HDL编写的FPGA LCD12864液晶显示代
- FPGA外文文献
- 用FPGA实现FFT,强大的VHDL源程序附详细
- FPGA控制VGA输出实现乒乓球游戏_veril
- FPGA 12864驱动
- 基于FPGA的 SVPWM发生器的实现
评论
共有 条评论