ad7606_driver.v

由于这几天比较闲，把手里空闲的ad7606 ad模块Verilog用FPGA调通了，实现ad7606 8通道同步采集，并16bit行输出，代码简单，亲测可行，只是结果未转化，需要自己转化。