资源简介
基于basys2的12进制计数器,已运行通过,用vhdl语言编写,开发软件为ISE

代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x2f00eba5 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “E:/ISE/count12/count12/counter.vhd“;
extern char *IEEE_P_3620187407;
extern char *IEEE_P_3499444699;
char *ieee_p_3499444699_sub_289433618_3536714472(char * char * char * char * unsigned char );
unsigned char ieee_p_3620187407_sub_4058165771_3965413181(char * char * char * char * char *);
static void work_a_2582214024_3212880686_p_0(char *t0)
{
char t17[16];
unsigned char t1;
char *t2;
unsigned char t3;
char *t4;
char *t5;
unsigned char t6;
unsigned char t7;
char *t8;
unsigned char t9;
unsigned char t10;
char *t11;
char *t12;
char *t13;
char *t14;
char *t15;
char *t16;
int t18;
unsigned int t19;
char *t20;
char *t21;
unsigned int t22;
LAB0: xsi_set_current_line(55 ng0);
t2 = (t0 + 568U);
t3 = xsi_signal_has_event(t2);
if (t3 == 1)
goto LAB5;
LAB6: t1 = (unsigned char)0;
LAB7: if (t1 != 0)
goto LAB2;
LAB4:
LAB3: xsi_set_current_line(83 ng0);
t2 = (t0 + 1144U);
t4 = *((char **)t2);
t2 = (t0 + 2464);
t5 = (t2 + 32U);
t8 = *((char **)t5);
t11 = (t8 + 40U);
t12 = *((char **)t11);
memcpy(t12 t4 4U);
xsi_driver_first_trans_fast_port(t2);
xsi_set_current_line(84 ng0);
t2 = (t0 + 1236U);
t4 = *((char **)t2);
t2 = (t0 + 2500);
t5 = (t2 + 32U);
t8 = *((char **)t5);
t11 = (t8 + 40U);
t12 = *((char **)t11);
memcpy(t12 t4 4U);
xsi_driver_first_trans_fast_port(t2);
xsi_set_current_line(85 ng0);
t2 = (t0 + 1420U);
t4 = *((char **)t2);
t1 = *((unsigned char *)t4);
t2 = (t0 + 2536);
t5 = (t2 + 32U);
t8 = *((char **)t5);
t11 = (t8 + 40U);
t12 = *((char **)t11);
*((unsigned char *)t12) = t1;
xsi_driver_first_trans_fast_port(t2);
t2 = (t0 + 2276);
*((int *)t2) = 1;
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2014-06-12 20:48 count12\
文件 6 2014-06-04 08:56 count12\.lso
文件 208 2014-05-28 08:40 count12\count12.cmd_log
文件 19263 2014-06-12 20:48 count12\count12.gise
文件 6 2014-05-28 08:40 count12\count12.lso
文件 94 2014-05-28 08:40 count12\count12.prj
文件 7990 2014-05-28 08:40 count12\count12.syr
文件 36726 2014-06-10 00:17 count12\count12.xise
文件 1143 2014-05-28 08:40 count12\count12.xst
文件 8569 2014-05-28 10:43 count12\count12_envsettings.html
文件 4395 2014-05-28 10:43 count12\count12_summary.html
文件 186 2014-05-28 08:40 count12\count12_vhdl.prj
文件 7938 2014-05-28 08:40 count12\count12_xst.xrpt
文件 25 2014-06-04 08:56 count12\counter.prj
文件 1167 2014-06-04 08:56 count12\counter.stx
文件 2140 2014-05-28 10:45 count12\counter.vhd
文件 141 2014-06-04 08:56 count12\counter.xst
文件 82432 2014-05-28 10:42 count12\counter_isim_beh.exe
文件 4237 2014-05-28 10:43 count12\counter_summary.html
文件 48 2014-06-04 08:56 count12\counter_vhdl.prj
文件 25 2014-05-27 14:45 count12\display.prj
文件 1167 2014-05-27 14:45 count12\display.stx
文件 1698 2014-05-27 14:45 count12\display.vhd
文件 141 2014-05-27 14:45 count12\display.xst
文件 48 2014-05-27 14:45 count12\display_vhdl.prj
文件 21 2014-05-27 13:04 count12\div.prj
文件 1155 2014-05-27 13:04 count12\div.stx
文件 1649 2014-05-28 10:43 count12\div.vhd
文件 137 2014-05-27 13:04 count12\div.xst
文件 82432 2014-05-28 10:48 count12\div_isim_beh.exe
文件 4985 2014-05-28 10:49 count12\div_isim_beh1.wdb
............此处省略231个文件信息
- 上一篇:密码学 hash算法实验代码及报告
- 下一篇:用块RAM实现卷积交织解交织
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 六路智能抢答器VHDL语言
- vhdl与lcd1602实现的多控制电子钟
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- ETC中FM0解码器的设计
- FPGA最全面的VHDL例程源码
- 《VHDL基础及经典开发》电子书及代码
- 超全VHDL教程资料打包
- VHDL简易交通灯设计 quartus 2
- 交通信号灯vhdl课程设计
- VHDL交通灯
- 基于quartus II的VHDL数字钟设计
- 2.5分频VHDL源程序
- 8位二进制计数器vhdl源程序及原理图
- 数字式秒表设计vhdl
- 卷积码的viterbi维特比译码算法的FPG
- VHDL 语法 IEEE std 1076-2008
- eda信号发生器的设计VHDL
- 4*4键盘编码器,VHDL语言
评论
共有 条评论