资源简介
4 个数码管显示 9,当 4 个按键(S0,S1,S3,S4)其中一个按 键随机按下时,与之对应的数码管开始倒计时 10 秒钟,该案件抢答成功,其他数码管状态为熄灭。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-07-20 12:05 智力抢答器\
文件 2209 2016-10-24 18:27 智力抢答器\count_down.v
文件 1204 2016-10-24 18:27 智力抢答器\push_detect.v
文件 1240 2016-10-24 18:27 智力抢答器\show_who.v
目录 0 2017-07-20 12:05 智力抢答器\sim\
文件 821 2017-01-05 11:11 智力抢答器\sim\Smart_responder_tb.v
文件 1096 2017-01-05 11:02 智力抢答器\Smart_responder.v
文件 1442 2016-10-24 18:27 智力抢答器\Smart_responder.xdc
----------- --------- ---------- ----- ----
目录 0 2017-07-20 12:05 智力抢答器\
文件 2209 2016-10-24 18:27 智力抢答器\count_down.v
文件 1204 2016-10-24 18:27 智力抢答器\push_detect.v
文件 1240 2016-10-24 18:27 智力抢答器\show_who.v
目录 0 2017-07-20 12:05 智力抢答器\sim\
文件 821 2017-01-05 11:11 智力抢答器\sim\Smart_responder_tb.v
文件 1096 2017-01-05 11:02 智力抢答器\Smart_responder.v
文件 1442 2016-10-24 18:27 智力抢答器\Smart_responder.xdc
相关资源
- 基于FPGA的曼彻斯特解码器设计与实现
- FPGA串口8位转32位收发数据
- vivado2018.3license.zip
- 论文研究-基于FPGA的全数字锁相环的设
- 论文研究-FPGA与DSP的高速链路口通信设
- 论文研究基于FPGA的函数信号发生器的
- Verilog自顶向下60进制计数FPGA)
- Verilog自顶向下设计24进制计数器FPGA)
- FPGA 6位密码锁代码
- 基于FPGA的密码锁实现
- Sigmoid函数的分段非线性拟合法及其
- 基于FPGA的一种智能交通红绿灯设计
- 基于IP核的PCI接口FPGA设计实现
- 基于FPGA和TFT彩屏液晶的便携示波器设
- 基于FPGA的VGA时序彩条信号设计实现
- 基于FPGA+ DSP的实时图像处理系统设计
- FPGA实现ddsISE实现
- intel fpga opencl 编程指南
- 使用verilog以及VHDL编写的将串口数据转
- 常见的乘法器Verilog源代码及仿真结果
- USB在FPGA上的实现源码
- FPGA Spartan6开发原理图
- 数电实验 交通灯 VHDL
- cordic算法的NCO在FPGA中的实现
- fpga实现曼彻斯特编码
- FPGA高性能查找表的设计与实现
- 基于FPGA的线性卷积的实时实现.docx
- verilog交通灯控制
- FPGA实验报告及程序 包括花样彩灯 流
- 在FPGA上设计汉明码的编码器和解码器
评论
共有 条评论