资源简介
通过Verilog编程,可实现电子密码锁的功能,分为设置密码,密码清零,验证密码,重置显示4个部分
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\
文件 65 2017-11-27 15:26 DigitLock-Verilog-master\.gitattributes
文件 1273 2017-11-27 15:26 DigitLock-Verilog-master\.gitignore
文件 200473 2017-11-27 15:26 DigitLock-Verilog-master\DigitLock.pdf
文件 8528 2017-11-27 15:26 DigitLock-Verilog-master\DigitLock.v
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\
文件 8918 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\DigitLocker.v
文件 34270 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\DigitLocker.xise
文件 845 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\locker_top.ucf
文件 637 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\pa.fromHdl.tcl
文件 3721 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_pid2916.debug
文件 3722 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_pid604.debug
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\constrs_1\
文件 535 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\constrs_1\fileset.xml
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sim_1\
文件 488 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sim_1\fileset.xml
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sources_1\
文件 558 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sources_1\fileset.xml
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\
文件 101 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\project.wpc
文件 1309 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\webtalk_pa.xml
文件 1008 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.ppr
文件 494 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead.jou
文件 4259 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead.log
文件 3613 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead_run.log
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\constrs_1\
文件 535 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\constrs_1\fileset.xml
............此处省略12个文件信息
----------- --------- ---------- ----- ----
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\
文件 65 2017-11-27 15:26 DigitLock-Verilog-master\.gitattributes
文件 1273 2017-11-27 15:26 DigitLock-Verilog-master\.gitignore
文件 200473 2017-11-27 15:26 DigitLock-Verilog-master\DigitLock.pdf
文件 8528 2017-11-27 15:26 DigitLock-Verilog-master\DigitLock.v
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\
文件 8918 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\DigitLocker.v
文件 34270 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\DigitLocker.xise
文件 845 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\locker_top.ucf
文件 637 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\pa.fromHdl.tcl
文件 3721 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_pid2916.debug
文件 3722 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_pid604.debug
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\constrs_1\
文件 535 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\constrs_1\fileset.xm
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sim_1\
文件 488 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sim_1\fileset.xm
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sources_1\
文件 558 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sources_1\fileset.xm
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\
文件 101 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\project.wpc
文件 1309 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\webtalk_pa.xm
文件 1008 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.ppr
文件 494 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead.jou
文件 4259 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead.log
文件 3613 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead_run.log
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\constrs_1\
文件 535 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\constrs_1\fileset.xm
............此处省略12个文件信息
- 上一篇:白平衡_动态阈值自动白平衡算法
- 下一篇:2019-机器学习与应用-雷明-清华出版社
相关资源
- 基于AD9224及FPGA的高速数据采集系统设
- 基于FPGA及sja1000的CAN总线通讯
- Verilog语言实现CRC校验
- Modelsim 网盘最新 10.7-se 10.6c10.6d-se 及从
- fpga智力抢答器源码
- 基于FPGA的曼彻斯特解码器设计与实现
- FPGA串口8位转32位收发数据
- vivado2018.3license.zip
- 论文研究-基于FPGA的全数字锁相环的设
- 论文研究-FPGA与DSP的高速链路口通信设
- 论文研究基于FPGA的函数信号发生器的
- Verilog自顶向下60进制计数FPGA)
- Verilog自顶向下设计24进制计数器FPGA)
- FPGA 6位密码锁代码
- 基于FPGA的密码锁实现
- Sigmoid函数的分段非线性拟合法及其
- 基于FPGA的一种智能交通红绿灯设计
- 基于IP核的PCI接口FPGA设计实现
- 基于FPGA和TFT彩屏液晶的便携示波器设
- 基于FPGA的VGA时序彩条信号设计实现
- 基于FPGA+ DSP的实时图像处理系统设计
- FPGA实现ddsISE实现
- intel fpga opencl 编程指南
- 使用verilog以及VHDL编写的将串口数据转
- 常见的乘法器Verilog源代码及仿真结果
- USB在FPGA上的实现源码
- FPGA Spartan6开发原理图
- 数电实验 交通灯 VHDL
- cordic算法的NCO在FPGA中的实现
- fpga实现曼彻斯特编码
评论
共有 条评论