资源简介
通过Verilog编程,可实现电子密码锁的功能,分为设置密码,密码清零,验证密码,重置显示4个部分

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\
文件 65 2017-11-27 15:26 DigitLock-Verilog-master\.gitattributes
文件 1273 2017-11-27 15:26 DigitLock-Verilog-master\.gitignore
文件 200473 2017-11-27 15:26 DigitLock-Verilog-master\DigitLock.pdf
文件 8528 2017-11-27 15:26 DigitLock-Verilog-master\DigitLock.v
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\
文件 8918 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\DigitLocker.v
文件 34270 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\DigitLocker.xise
文件 845 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\locker_top.ucf
文件 637 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\pa.fromHdl.tcl
文件 3721 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_pid2916.debug
文件 3722 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_pid604.debug
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\constrs_1\
文件 535 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\constrs_1\fileset.xml
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sim_1\
文件 488 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sim_1\fileset.xml
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sources_1\
文件 558 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sources_1\fileset.xml
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\
文件 101 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\project.wpc
文件 1309 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\webtalk_pa.xml
文件 1008 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.ppr
文件 494 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead.jou
文件 4259 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead.log
文件 3613 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead_run.log
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\constrs_1\
文件 535 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\constrs_1\fileset.xml
............此处省略12个文件信息
----------- --------- ---------- ----- ----
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\
文件 65 2017-11-27 15:26 DigitLock-Verilog-master\.gitattributes
文件 1273 2017-11-27 15:26 DigitLock-Verilog-master\.gitignore
文件 200473 2017-11-27 15:26 DigitLock-Verilog-master\DigitLock.pdf
文件 8528 2017-11-27 15:26 DigitLock-Verilog-master\DigitLock.v
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\
文件 8918 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\DigitLocker.v
文件 34270 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\DigitLocker.xise
文件 845 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\locker_top.ucf
文件 637 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\pa.fromHdl.tcl
文件 3721 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_pid2916.debug
文件 3722 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_pid604.debug
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\constrs_1\
文件 535 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\constrs_1\fileset.xm
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sim_1\
文件 488 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sim_1\fileset.xm
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sources_1\
文件 558 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\sources_1\fileset.xm
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\
文件 101 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\project.wpc
文件 1309 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.data\wt\webtalk_pa.xm
文件 1008 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\DigitLocker.ppr
文件 494 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead.jou
文件 4259 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead.log
文件 3613 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_1\planAhead_run.log
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\
目录 0 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\constrs_1\
文件 535 2017-11-27 15:26 DigitLock-Verilog-master\DigitLocker\planAhead_run_2\DigitLocker.data\constrs_1\fileset.xm
............此处省略12个文件信息
- 上一篇:白平衡_动态阈值自动白平衡算法
- 下一篇:2019-机器学习与应用-雷明-清华出版社
相关资源
-
Design for em
bedded Image Processing on FPG - FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 数字频率合成dds正弦波基于FPGA的DDS产
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
- 基于FPGA多协议转换网关设计
- fpga数字钟
- FPGA按键消抖
- 具有可编程环路补偿功能高密度电源
- FPGA系统中有源电容放电电路设计需注
- 玩转Altera FPGA:基于PLL分频计数的LE
- 二院型号FPGA 硬件描述语言编程准则
- ETC中FM0解码器的设计
- 基于FPGA和万兆网的GigE Vison设计方案
评论
共有 条评论