资源简介
每个I/O模块包含一个可编程绝对延迟单元,称为IODELAY。IODELAY可以连接到ILOGIC/ISERDES或OLOGIC/OSERDES模块,也可同时连接到这两个模块。IODELAY是具有64个tap的环绕延迟单元,具有标定的tap分辨率(见附图1)。IODELAY可用于组合输入通路、寄存输入通路、组合输出通路或寄存输出通路,还可以在内部资源中直接使用。IODELAY允许各输入信号有独立的延迟。
代码片段和文件信息
- 上一篇:2019电子科技大学研究生图论期末试卷
- 下一篇:CMMI3标准开发规范
评论
共有 条评论