基于Quartus Ⅱ的FPGACPLD数字系统设计

基于Quartus II的FPGA/CPLD数字系统设计实例 中图法分类号: TP332.1/684 周润景, 图雅, 张丽敏编著 电子工业出版社 第1章 Altera Quartus II开发流程 1.1　Quartus II软件综述 1.2　设计输入 1.3　约束输入 1.4　综合 1.5　布局布线 1.6　仿真 1.7　编程与配置 第2章　Altera Quartus II的使用 2.1　原理图和图表模块编辑 2.2　文本编辑 2.3　混合编辑（自底向上） 2.4　混合编辑（自顶向下） 第3章　门电路设计范例 3.1　与非门电路 3.2　或非门电路 3.3　异或门电路 3.4　三态门电路 3.5　单向总线缓冲器 3.6　双向总线缓冲器 第4章　组合逻辑电路设计范例 4.1　编码器 4.2　译码器 4.3　数据选择器 4.4　数据分配器 4.5　数值比较器 4.6　加法器 4.7　减法器 第5章　触发器设计范例 第6章　时序逻辑电路设计范例 第7章　存储器设计范例 第8章　数字系统设计范例 第9章　可参数化宏模块及IP核的使用 第10章　DSP Builder设计范例 第11章　基于FPGA的射频热疗系统的设计 第12章　基于FPGA 的直流电动机伺服系统的设计 附录A　可编程数字开发系统简介 参考文献