资源简介
1、能进行正常的时、分、秒计时功能,分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。
2、能利用实验系统上的按键实现“校时”“校分”功能:
⑴按下“SA”键时,计时器迅速递增,并按24小时循环,计满23小时后回“00”;
⑵按下“SB”键时,计分器迅速递增,并按59分钟循环,计满59分钟后回“00”,但不向“时”进位;
⑶按下“SC”键时,秒清零;
⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变(SA”、“SB”、“SC”按键是有抖动的,必须对其消除抖动处理)。
3、能利用扬声器做整点报时:
⑴当计时到达59分50秒时开始报时,在59分50秒、52秒、54秒、56秒、58秒鸣叫,鸣叫声频率可定为500Hz;
⑵到达59分60秒时为最后一声整点报时,整点报时频率可定为1KHz。
代码片段和文件信息
相关资源
- 《数字信号处理的FPGA实现(第3版)》
- 一个FPGA实现的八人抢答器
- 4*4键盘 VHDL 全部代码
- FPGA电子系统设计项目实战 VHDL语言 第
- 数字设计和计算机体系结构_第二版
- VHDL入门解惑经典经验总结
- 基于VHDL的8位cpu的设计与实现
- 基于VHDL的FIR滤波器的源代码
- VHDL蜂鸣器-生日快乐歌
- EDA课程设计 数字时钟的设计VHDL
- VHDL语言FPGA音乐程序
- 基于VHDL的数字时钟源程序+详细设计报
- VHDL数字密码锁
- 等精度频率计基于quartus ii 平台,用
- 100个VHDL
- VHDL语言100例详解 程序代码
- 基于VHDL的数字秒表的设计
- VHDL语言CPU设计报告
- VHDL编写的交通灯程序
- 华南理工大学VHDL实验数码管与分频器
- VHDL之随机数.7z
- 基于vhdl的串行发送器,状态机编写
- VHDL语言的打砖块游戏
- EDA/PLD中的基于VHDL的交通灯控制器设计
- VHDL 奇偶校验电路
- 使用verilog以及VHDL编写的将串口数据转
- 数电实验 交通灯 VHDL
- 基于VHDL的FIR16阶滤波器
- VHDL产生方波的源代码
- cordic算法的vhdl程序
评论
共有 条评论