资源简介
1、能进行正常的时、分、秒计时功能,分别由6个数码管显示24小时、60分钟、60秒钟的计数器显示。
2、能利用实验系统上的按键实现“校时”“校分”功能:
⑴按下“SA”键时,计时器迅速递增,并按24小时循环,计满23小时后回“00”;
⑵按下“SB”键时,计分器迅速递增,并按59分钟循环,计满59分钟后回“00”,但不向“时”进位;
⑶按下“SC”键时,秒清零;
⑷要求按下“SA”、“SB”或“SC”时均不产生数字跳变(SA”、“SB”、“SC”按键是有抖动的,必须对其消除抖动处理)。
3、能利用扬声器做整点报时:
⑴当计时到达59分50秒时开始报时,在59分50秒、52秒、54秒、56秒、58秒鸣叫,鸣叫声频率可定为500Hz;
⑵到达59分60秒时为最后一声整点报时,整点报时频率可定为1KHz。
代码片段和文件信息
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 六路智能抢答器VHDL语言
- vhdl与lcd1602实现的多控制电子钟
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- ETC中FM0解码器的设计
- FPGA最全面的VHDL例程源码
- 《VHDL基础及经典开发》电子书及代码
- 超全VHDL教程资料打包
- VHDL简易交通灯设计 quartus 2
- 交通信号灯vhdl课程设计
- VHDL交通灯
- 基于quartus II的VHDL数字钟设计
- 2.5分频VHDL源程序
- 8位二进制计数器vhdl源程序及原理图
- 数字式秒表设计vhdl
- 卷积码的viterbi维特比译码算法的FPG
- VHDL 语法 IEEE std 1076-2008
- eda信号发生器的设计VHDL
- 4*4键盘编码器,VHDL语言
评论
共有 条评论