资源简介
PL透过bram 向PL传递 0-9的数据,PL进行数据处理后( 在此为了简化,就将所取得的数据 + 100 返回) 透过dma 传回PS
https://blog.csdn.net/howard789/article/details/111194482
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 3008 2020-12-14 18:58 example_bram_dma\.Xil\Vivado-22876-DESKTOP-R8T0NF5\hw_ila_data_1\xsim.dir\snapshot\xsim.dbg
文件 1784 2020-12-14 18:58 example_bram_dma\.Xil\Vivado-22876-DESKTOP-R8T0NF5\hw_ila_data_1\xsim.dir\snapshot\xsim.rtti
文件 11217 2020-12-14 18:58 example_bram_dma\.Xil\Vivado-22876-DESKTOP-R8T0NF5\hw_ila_data_1\zip_work\hw_ila_data_1.wcfg
文件 8670 2020-12-14 18:58 example_bram_dma\.Xil\Vivado-22876-DESKTOP-R8T0NF5\hw_ila_data_1\zip_work\hw_ila_data_1.wdb
文件 25403 2020-12-14 18:58 example_bram_dma\.Xil\Vivado-22876-DESKTOP-R8T0NF5\hw_ila_data_1\zip_work\probes.ltx
文件 207533 2020-12-14 18:58 example_bram_dma\.Xil\Vivado-22876-DESKTOP-R8T0NF5\hw_ila_data_1\zip_work\waveform.csv
文件 851370 2020-12-14 18:58 example_bram_dma\.Xil\Vivado-22876-DESKTOP-R8T0NF5\hw_ila_data_1\zip_work\waveform.dmp
文件 1693 2020-12-14 18:58 example_bram_dma\.Xil\Vivado-22876-DESKTOP-R8T0NF5\hw_ila_data_1\zip_work\waveform.vcd
文件 6953 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1231bce321126d9e\1231bce321126d9e.xci
文件 55 2020-12-14 16:46 example_bram_dma\example_bram_dma.cache\ip\2018.3\1231bce321126d9e\stats.txt
文件 135503 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1231bce321126d9e\system_axis_data_fifo_0_0.dcp
文件 211799 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1231bce321126d9e\system_axis_data_fifo_0_0_sim_netlist.v
文件 323999 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1231bce321126d9e\system_axis_data_fifo_0_0_sim_netlist.vhdl
文件 2148 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1231bce321126d9e\system_axis_data_fifo_0_0_stub.v
文件 2265 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1231bce321126d9e\system_axis_data_fifo_0_0_stub.vhdl
文件 166509 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1f9dce0fb4e96605\1f9dce0fb4e96605.xci
文件 154602 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1f9dce0fb4e96605\system_xbar_0.dcp
文件 172796 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1f9dce0fb4e96605\system_xbar_0_sim_netlist.v
文件 207556 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1f9dce0fb4e96605\system_xbar_0_sim_netlist.vhdl
文件 5735 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1f9dce0fb4e96605\system_xbar_0_stub.v
文件 6746 2020-12-14 10:41 example_bram_dma\example_bram_dma.cache\ip\2018.3\1f9dce0fb4e96605\system_xbar_0_stub.vhdl
文件 7929 2020-12-14 16:56 example_bram_dma\example_bram_dma.cache\ip\2018.3\358b79ec8b33a7bc\358b79ec8b33a7bc.xci
文件 943243 2020-12-14 16:56 example_bram_dma\example_bram_dma.cache\ip\2018.3\358b79ec8b33a7bc\system_axi_dma_0_0.dcp
文件 1789053 2020-12-14 16:56 example_bram_dma\example_bram_dma.cache\ip\2018.3\358b79ec8b33a7bc\system_axi_dma_0_0_sim_netlist.v
文件 2208880 2020-12-14 16:56 example_bram_dma\example_bram_dma.cache\ip\2018.3\358b79ec8b33a7bc\system_axi_dma_0_0_sim_netlist.vhdl
文件 5748 2020-12-14 16:56 example_bram_dma\example_bram_dma.cache\ip\2018.3\358b79ec8b33a7bc\system_axi_dma_0_0_stub.v
文件 5753 2020-12-14 16:56 example_bram_dma\example_bram_dma.cache\ip\2018.3\358b79ec8b33a7bc\system_axi_dma_0_0_stub.vhdl
文件 499384 2020-12-14 18:30 example_bram_dma\example_bram_dma.cache\ip\2018.3\4811d563bbc3979d\4811d563bbc3979d.xci
文件 1258447 2020-12-14 18:30 example_bram_dma\example_bram_dma.cache\ip\2018.3\4811d563bbc3979d\system_system_ila_0_0.dcp
文件 2787634 2020-12-14 18:30 example_bram_dma\example_bram_dma.cache\ip\2018.3\4811d563bbc3979d\system_system_ila_0_0_sim_netlist.v
............此处省略2600个文件信息
- 上一篇:Vert.x的Http和TCP实战
- 下一篇:DlibTest.7z
相关资源
- 具有可编程环路补偿功能高密度电源
- FPGA系统中有源电容放电电路设计需注
- 玩转Altera FPGA:基于PLL分频计数的LE
- 二院型号FPGA 硬件描述语言编程准则
- ETC中FM0解码器的设计
- 基于FPGA和万兆网的GigE Vison设计方案
- Xilinx FPGA底层资源架构与设计规范
- fpga多通道采样
- 基于FPGA的电梯控制器系统设计
- 基于MCU+FPGA的LED大屏幕控制系统的设计
- Modelsim学习资料很全
- 宽频带数字锁相环的设计及基于FPGA的
- 一种基于FPGA的三相锁相环设计方法
- 开发板EP4CE10F17C8技术手册.zip
- 基于FPGA的快速并行FFT及应用
- 基于FPGA的移位寄存器流水线结构FFT处
- 基于FPGA的彩色线阵CCD图像采集系统设
- 在FPGA上优化实现复数浮点计算
- 基于FPGA的高速流水线浮点乘法器设计
- 电源纹波调试的小结
- 详析单片机、ARM、FPGA嵌入式的特点和
- 详析单片机、ARM、FPGA嵌入式的特点
- actel fpga外部输入时钟毛刺问题排查与
- 基于Actel FPGA的TFT控制器技术方案设计
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于FPGA的多电平载波移相SPWM方法实现
- zynq下pcie nvme硬盘接口实现
- 基于FPGA的瓦斯浓度模糊控制系统设计
- zynq-7000-vxworks-bsp.zip
评论
共有 条评论