资源简介
FPGA输入端口：CLR ,CLK , ALE , WR , DATA_P0 [7..0] , DATA_P2[7..0] ;
FPGA输出端口：SCLK , SDATA , LD ;
16并转16位同步串出
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1408 2013-01-09 17:10 no1.vhd
文件 14612 2013-01-09 17:11 no1.vwf
文件 1265 2012-12-26 12:15 no1.qpf
----------- --------- ---------- ----- ----
17285 3
----------- --------- ---------- ----- ----
文件 1408 2013-01-09 17:10 no1.vhd
文件 14612 2013-01-09 17:11 no1.vwf
文件 1265 2012-12-26 12:15 no1.qpf
----------- --------- ---------- ----- ----
17285 3
- 上一篇：TCPUDP测试工具.rar
- 下一篇：高校会议议程管理系统
相关资源
- 基于VHDL的TFT LCD屏控制器的CPLD程序
- 基于VHDL的4位二进制乘法器
- 交通灯的proteus仿真和用VHDL实现的代码
- VHDL的课程设计：密码锁
- VHDL八人抢答器设计
- vhdl实验二异步触发十进制加法计数器
- 基于VHDL的多功能数字钟
- vhdl 微波炉 源文件及报告
- 步进电机的VHDL设计方案
- VHDL语言设计7，4汉明码
- 基于FPGA的多功能波形发生器的设计与
- 基于FPGA数字频率计设计
- 基于FPGA的抢答器设计
- 基于VHDL的LCD1602显示程序，电路设计，
- 湖南大学数电期末实验CPU设计
- VHDL-模型机
- fpga\\vhdl参考\\44个.rar
- EDA实验报告 4选1数据选择器的实现
- 基于vhdl交通灯设计
- 地铁售票模拟系统VHDL 毕业论文
- 基于VHDL语言的8位RISC-CPU的设计
- SPI传输 VHDL实现
- VHDL序列检测器的设计
- 数字频率计不是单片机和vhdl的
- AD转换VHDL代码
- 简易计算器设计 fpga
- vhdl滚动/切换显示学号
- eda实训抢答器
- VHDL实现0~999任意进制计数器报告
- 基于fpga，用vhdl实现的stack
评论
共有 条评论