资源简介
使用verilog开发的带fifo的串口,波特率115200,8,n,1,已在fpga上验证通过。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 11920 2017-05-05 10:11 uart_test\Prj\db\altsyncram_atg1.tdf
文件 13303 2017-05-04 18:20 uart_test\Prj\db\altsyncram_dvd1.tdf
文件 12617 2017-04-28 15:44 uart_test\Prj\db\altsyncram_g0d1.tdf
文件 12550 2017-05-04 18:10 uart_test\Prj\db\altsyncram_pe81.tdf
文件 12747 2017-05-02 16:38 uart_test\Prj\db\altsyncram_q0k1.tdf
文件 3374 2017-05-05 09:40 uart_test\Prj\db\a_dpfifo_1e31.tdf
文件 3305 2017-05-02 16:38 uart_test\Prj\db\a_dpfifo_pr21.tdf
文件 6106 2017-05-04 18:10 uart_test\Prj\db\a_dpfifo_ro21.tdf
文件 5794 2017-05-04 18:20 uart_test\Prj\db\a_dpfifo_so21.tdf
文件 4394 2017-05-05 09:40 uart_test\Prj\db\a_fefifo_08f.tdf
文件 4338 2017-05-02 16:38 uart_test\Prj\db\a_fefifo_18e.tdf
文件 2197 2017-05-04 18:10 uart_test\Prj\db\cmpr_ls8.tdf
文件 3482 2017-05-04 18:10 uart_test\Prj\db\cntr_0ab.tdf
文件 3612 2017-05-04 18:10 uart_test\Prj\db\cntr_1ab.tdf
文件 3633 2017-05-02 16:38 uart_test\Prj\db\cntr_3ob.tdf
文件 3590 2017-05-04 18:10 uart_test\Prj\db\cntr_da7.tdf
文件 3611 2017-05-02 16:38 uart_test\Prj\db\cntr_fo7.tdf
文件 2411 2017-05-02 16:38 uart_test\Prj\db\dpram_4711.tdf
文件 29788 2017-06-01 14:58 uart_test\Prj\db\logic_util_heursitic.dat
文件 78986 2017-05-05 18:15 uart_test\Prj\db\prev_cmp_uart_test_top.qmsg
文件 2365 2017-05-02 16:38 uart_test\Prj\db\scfifo_il21.tdf
文件 2364 2017-05-04 18:10 uart_test\Prj\db\scfifo_ki21.tdf
文件 2357 2017-05-04 18:20 uart_test\Prj\db\scfifo_li21.tdf
文件 2422 2017-05-05 09:40 uart_test\Prj\db\scfifo_q731.tdf
文件 2695 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(0).cnf.cdb
文件 1460 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(0).cnf.hdb
文件 2411 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(1).cnf.cdb
文件 838 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(1).cnf.hdb
文件 8907 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(10).cnf.cdb
文件 1814 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(10).cnf.hdb
............此处省略624个文件信息
----------- --------- ---------- ----- ----
文件 11920 2017-05-05 10:11 uart_test\Prj\db\altsyncram_atg1.tdf
文件 13303 2017-05-04 18:20 uart_test\Prj\db\altsyncram_dvd1.tdf
文件 12617 2017-04-28 15:44 uart_test\Prj\db\altsyncram_g0d1.tdf
文件 12550 2017-05-04 18:10 uart_test\Prj\db\altsyncram_pe81.tdf
文件 12747 2017-05-02 16:38 uart_test\Prj\db\altsyncram_q0k1.tdf
文件 3374 2017-05-05 09:40 uart_test\Prj\db\a_dpfifo_1e31.tdf
文件 3305 2017-05-02 16:38 uart_test\Prj\db\a_dpfifo_pr21.tdf
文件 6106 2017-05-04 18:10 uart_test\Prj\db\a_dpfifo_ro21.tdf
文件 5794 2017-05-04 18:20 uart_test\Prj\db\a_dpfifo_so21.tdf
文件 4394 2017-05-05 09:40 uart_test\Prj\db\a_fefifo_08f.tdf
文件 4338 2017-05-02 16:38 uart_test\Prj\db\a_fefifo_18e.tdf
文件 2197 2017-05-04 18:10 uart_test\Prj\db\cmpr_ls8.tdf
文件 3482 2017-05-04 18:10 uart_test\Prj\db\cntr_0ab.tdf
文件 3612 2017-05-04 18:10 uart_test\Prj\db\cntr_1ab.tdf
文件 3633 2017-05-02 16:38 uart_test\Prj\db\cntr_3ob.tdf
文件 3590 2017-05-04 18:10 uart_test\Prj\db\cntr_da7.tdf
文件 3611 2017-05-02 16:38 uart_test\Prj\db\cntr_fo7.tdf
文件 2411 2017-05-02 16:38 uart_test\Prj\db\dpram_4711.tdf
文件 29788 2017-06-01 14:58 uart_test\Prj\db\logic_util_heursitic.dat
文件 78986 2017-05-05 18:15 uart_test\Prj\db\prev_cmp_uart_test_top.qmsg
文件 2365 2017-05-02 16:38 uart_test\Prj\db\scfifo_il21.tdf
文件 2364 2017-05-04 18:10 uart_test\Prj\db\scfifo_ki21.tdf
文件 2357 2017-05-04 18:20 uart_test\Prj\db\scfifo_li21.tdf
文件 2422 2017-05-05 09:40 uart_test\Prj\db\scfifo_q731.tdf
文件 2695 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(0).cnf.cdb
文件 1460 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(0).cnf.hdb
文件 2411 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(1).cnf.cdb
文件 838 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(1).cnf.hdb
文件 8907 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(10).cnf.cdb
文件 1814 2017-06-01 14:58 uart_test\Prj\db\uart_test_top.(10).cnf.hdb
............此处省略624个文件信息
相关资源
- 基于DE2-115的数字示波器
- 边缘检测的verilog代码
- 2018年最新版 1800-2017 - IEEE Standard f
- 基于FPGA的视频采集系统
- 千兆以太网通信驱动模块verilog
- ad7606的verilog实现
- 黑金AX7102开发板Verilog教程.pdf
- 最全的FPGA俄罗斯方块包含5个版本的完
- 最完整的altera实现DDS正弦波、方波、
- AES解密VerilogHDL源码
- [fpga][ax301][verilog]彩灯显示控制
- FPGA设计的实战演练 高级技巧篇.zip
- 基于verilog的亮度jpeg压缩算法
- SystemVerilog验证 测试平台编写指南pd
- 8051软核处理器设计实战.pdf
- 夏宇闻SystemVerilog+验证方法学.pdf
- QuartusII时序约束方法
- Verilog SOPC高级实验教程
- 大西瓜FPGA开发板例程源码
- SoC设计方法与实现(郭炜).pdf
- spring+quartz动态定时任务创建 +mybatis
- Verilog HDL经典黑金资料入门教程+精讲
- 设计与验证:Verilog HDL(清晰PDF).p
- CrystalQuartz Topshelf Nancy版
- Verilog HDL数字设计与综合 夏宇闻译第
- 基于stm32简单万年历设计
- X-HDL v4.21 +破解工具+破解教程
- EDA技术实用教程-VerilogHDL版(第四版)
- Verilog HDL设计与实战 配套PDF part_2/2
- Verilog传奇从电路出发的HDL代码设计
评论
共有 条评论