资源简介
非常好的实例,建议对zedboard感兴趣者一定试验下。一个完整的vivado(block design)、SDK(C、download)、HLS(IP)设计实例,使用了Xilinx的IP、第三方IP、用户HLS设计的IP等,进行软硬件协同设计,软、硬件运行时间效果对比(这一点可以体现硬件甚至FPGA的速度优势)等。
内含个人的简要程序分析。
代码片段和文件信息
相关资源
- vivado+zedboard之OLED驱动
- halcon.zip
- Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Win64.e
- 最全的FPGA俄罗斯方块包含5个版本的完
- VIVADO从此开始_高亚军编著.pdf
- VIVADO从此开始__高亚军
- hdmi_io_out
- vivado+zedboard之音频分析仪_HW
- ddr3_test3_2019.5.rar
- 基于Vivado HLS在zedboard中的Sobel滤波算法
- Vivado贪吃蛇游戏键盘+VGA
- MIPS_54条指令CPU
- AXI DMA测试Vivado工程,含XSDK FSBL Proje
- zynq/zedboard/xlinx 学习例程及笔记
- Vivado2017.4平台下简单波形代码
- Vivado的简明教程及Zynq的开发流程
- 基于Basys3与Vivado的数字逻辑Verilog 实验
- 河宾-Xilinx FPGA设计权威指南Vivado集成
- Xilinx FPGA设计权威指南 Vivado集成设计
- Xilinx Zynq-7000 嵌入式系统设计与实现
- ROS 入门 中文版
- Xilinx Zynq-7000 嵌入式系统设计与实现
- Xilinx FPGA设计权威指南
- ROS入门中文+ROS入门 第二版中文
- ROS入门中文版
- Yolov2复现所需文件.rar
- ZYNQ—vivado开发修炼秘籍
- fpga的fft核测试
- project_11.zip
- FPGAEGO1板五子棋.rar
评论
共有 条评论