资源简介
基于verilog的几十个实例,适合初学者入门,同时也可以做为开发者使用相关模块或语法时查找的资料。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1281 2017-03-09 16:05 Quartus_verilog\ADC128S022_ctrl\prj\ADC128S022_ctrl.qpf
文件 4087 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\ADC128S022_ctrl.qsf
文件 1060 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\db\ADC128S022_ctrl.lpc.txt
文件 6 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\db\ADC128S022_ctrl.smart_action.txt
文件 358663 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\output_files\ADC128S022_ctrl.sof
文件 575 2017-03-09 16:54 Quartus_verilog\ADC128S022_ctrl\prj\simulation\modelsim\rtl_work\@a@d@c128@s022_ctrl\_primary.vhd
文件 96 2017-03-09 16:54 Quartus_verilog\ADC128S022_ctrl\prj\simulation\modelsim\rtl_work\@a@d@c128@s022_ctrl_tb\_primary.vhd
文件 3488 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\rtl\ADC128S022_ctrl.v
文件 1993 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\testbench\ADC128S022_ctrl_tb.v
文件 315 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp.qip
文件 4036 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp.v
文件 2996 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp_bb.v
文件 221 2017-03-09 17:05 Quartus_verilog\ADC128S022_top\ip\greybox_tmp\cbx_args.txt
文件 1280 2017-03-09 17:01 Quartus_verilog\ADC128S022_top\prj\ADC128S022_top.qpf
文件 3720 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\ADC128S022_top.qsf
文件 1752 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\db\ADC128S022_top.lpc.txt
文件 6 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\db\ADC128S022_top.smart_action.txt
文件 359206 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\output_files\ADC128S022_top.sof
文件 3513 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\rtl\ADC128S022_ctrl.v
文件 638 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\rtl\ADC128S022_top.v
文件 291 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo.qip
文件 7006 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo.v
文件 5941 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo_bb.v
文件 341 2017-12-08 14:09 Quartus_verilog\avalon_vga\IP\greybox_tmp\cbx_args.txt
文件 1282 2017-12-08 11:24 Quartus_verilog\avalon_vga\prj\avalon_vga.qpf
文件 3058 2017-12-08 14:49 Quartus_verilog\avalon_vga\prj\avalon_vga.qsf
文件 6192 2017-12-08 14:49 Quartus_verilog\avalon_vga\prj\db\avalon_vga.lpc.txt
文件 6 2017-12-08 14:50 Quartus_verilog\avalon_vga\prj\db\avalon_vga.smart_action.txt
文件 358653 2017-12-08 14:50 Quartus_verilog\avalon_vga\prj\output_files\avalon_vga.sof
文件 2424 2017-12-08 14:45 Quartus_verilog\avalon_vga\rtl\avalon_vga.v
............此处省略1280个文件信息
----------- --------- ---------- ----- ----
文件 1281 2017-03-09 16:05 Quartus_verilog\ADC128S022_ctrl\prj\ADC128S022_ctrl.qpf
文件 4087 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\ADC128S022_ctrl.qsf
文件 1060 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\db\ADC128S022_ctrl.lpc.txt
文件 6 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\db\ADC128S022_ctrl.smart_action.txt
文件 358663 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\output_files\ADC128S022_ctrl.sof
文件 575 2017-03-09 16:54 Quartus_verilog\ADC128S022_ctrl\prj\simulation\modelsim\rtl_work\@a@d@c128@s022_ctrl\_primary.vhd
文件 96 2017-03-09 16:54 Quartus_verilog\ADC128S022_ctrl\prj\simulation\modelsim\rtl_work\@a@d@c128@s022_ctrl_tb\_primary.vhd
文件 3488 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\rtl\ADC128S022_ctrl.v
文件 1993 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\testbench\ADC128S022_ctrl_tb.v
文件 315 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp.qip
文件 4036 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp.v
文件 2996 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp_bb.v
文件 221 2017-03-09 17:05 Quartus_verilog\ADC128S022_top\ip\greybox_tmp\cbx_args.txt
文件 1280 2017-03-09 17:01 Quartus_verilog\ADC128S022_top\prj\ADC128S022_top.qpf
文件 3720 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\ADC128S022_top.qsf
文件 1752 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\db\ADC128S022_top.lpc.txt
文件 6 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\db\ADC128S022_top.smart_action.txt
文件 359206 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\output_files\ADC128S022_top.sof
文件 3513 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\rtl\ADC128S022_ctrl.v
文件 638 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\rtl\ADC128S022_top.v
文件 291 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo.qip
文件 7006 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo.v
文件 5941 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo_bb.v
文件 341 2017-12-08 14:09 Quartus_verilog\avalon_vga\IP\greybox_tmp\cbx_args.txt
文件 1282 2017-12-08 11:24 Quartus_verilog\avalon_vga\prj\avalon_vga.qpf
文件 3058 2017-12-08 14:49 Quartus_verilog\avalon_vga\prj\avalon_vga.qsf
文件 6192 2017-12-08 14:49 Quartus_verilog\avalon_vga\prj\db\avalon_vga.lpc.txt
文件 6 2017-12-08 14:50 Quartus_verilog\avalon_vga\prj\db\avalon_vga.smart_action.txt
文件 358653 2017-12-08 14:50 Quartus_verilog\avalon_vga\prj\output_files\avalon_vga.sof
文件 2424 2017-12-08 14:45 Quartus_verilog\avalon_vga\rtl\avalon_vga.v
............此处省略1280个文件信息
- 上一篇:WINDCHILL项目管理模块使用教程
- 下一篇:实现领域驱动设计英文版完美修复版
相关资源
- 拔河游戏verilog代码FPGA
- HDLC大全(协议、CRC校验、FPGA和DSP实现
- 基于FPGA的逻辑分析仪设计源码
- FPGA从零开始.pdf
- 基于Quartus的FPGA的倒计时器
- 基于FPGA的点阵贪吃蛇游戏的设计与实
- 电子专业设计_FPGA_交通灯
- Q II 10.0破解版
- 基于Fpga的误码检测仪设计的程序
- 曼彻斯特码编解码的FPGA设计与实现
- 基于FPGA的数字电子时钟设计
- 基于FPGA的8b10b编解码verilog实现
- vivado烧写与擦除flash.pdf
- FPGA流水灯的实现
- 分七步估算最坏情况下FPGA的功耗
- AXI_Quad_spi的Ip核使用.docx
- sp605_multiboot_pdf_xtp059_13.4_c.rar
- [典型密码算法FPGA实现][杨亚涛李子臣
- Altera FPGA多种算法的说明和源码 CORD
- FPGA数字信号处理二并行FIR滤波器Ver
- FPGA和DS18B20通信verilog实现
- xilinx 的rom ip核使用方法
- fpga电子琴设计ppt
- 基于FPGA 的温湿度传感器
- Verilog驱动DS18B20
- 基于CPLD的生日贺卡实现点阵,液晶,
- CIC滤波器的设计.docx
- 2017年全国电子设计竞赛第十三届资料
- 基于FPGA+STM32数字示波器
- 《HELLO FPGA》- 书籍合辑.zip
评论
共有 条评论