资源简介
基于verilog的几十个实例,适合初学者入门,同时也可以做为开发者使用相关模块或语法时查找的资料。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1281 2017-03-09 16:05 Quartus_verilog\ADC128S022_ctrl\prj\ADC128S022_ctrl.qpf
文件 4087 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\ADC128S022_ctrl.qsf
文件 1060 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\db\ADC128S022_ctrl.lpc.txt
文件 6 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\db\ADC128S022_ctrl.smart_action.txt
文件 358663 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\output_files\ADC128S022_ctrl.sof
文件 575 2017-03-09 16:54 Quartus_verilog\ADC128S022_ctrl\prj\simulation\modelsim\rtl_work\@a@d@c128@s022_ctrl\_primary.vhd
文件 96 2017-03-09 16:54 Quartus_verilog\ADC128S022_ctrl\prj\simulation\modelsim\rtl_work\@a@d@c128@s022_ctrl_tb\_primary.vhd
文件 3488 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\rtl\ADC128S022_ctrl.v
文件 1993 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\testbench\ADC128S022_ctrl_tb.v
文件 315 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp.qip
文件 4036 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp.v
文件 2996 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp_bb.v
文件 221 2017-03-09 17:05 Quartus_verilog\ADC128S022_top\ip\greybox_tmp\cbx_args.txt
文件 1280 2017-03-09 17:01 Quartus_verilog\ADC128S022_top\prj\ADC128S022_top.qpf
文件 3720 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\ADC128S022_top.qsf
文件 1752 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\db\ADC128S022_top.lpc.txt
文件 6 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\db\ADC128S022_top.smart_action.txt
文件 359206 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\output_files\ADC128S022_top.sof
文件 3513 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\rtl\ADC128S022_ctrl.v
文件 638 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\rtl\ADC128S022_top.v
文件 291 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo.qip
文件 7006 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo.v
文件 5941 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo_bb.v
文件 341 2017-12-08 14:09 Quartus_verilog\avalon_vga\IP\greybox_tmp\cbx_args.txt
文件 1282 2017-12-08 11:24 Quartus_verilog\avalon_vga\prj\avalon_vga.qpf
文件 3058 2017-12-08 14:49 Quartus_verilog\avalon_vga\prj\avalon_vga.qsf
文件 6192 2017-12-08 14:49 Quartus_verilog\avalon_vga\prj\db\avalon_vga.lpc.txt
文件 6 2017-12-08 14:50 Quartus_verilog\avalon_vga\prj\db\avalon_vga.smart_action.txt
文件 358653 2017-12-08 14:50 Quartus_verilog\avalon_vga\prj\output_files\avalon_vga.sof
文件 2424 2017-12-08 14:45 Quartus_verilog\avalon_vga\rtl\avalon_vga.v
............此处省略1280个文件信息
----------- --------- ---------- ----- ----
文件 1281 2017-03-09 16:05 Quartus_verilog\ADC128S022_ctrl\prj\ADC128S022_ctrl.qpf
文件 4087 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\ADC128S022_ctrl.qsf
文件 1060 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\db\ADC128S022_ctrl.lpc.txt
文件 6 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\db\ADC128S022_ctrl.smart_action.txt
文件 358663 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\prj\output_files\ADC128S022_ctrl.sof
文件 575 2017-03-09 16:54 Quartus_verilog\ADC128S022_ctrl\prj\simulation\modelsim\rtl_work\@a@d@c128@s022_ctrl\_primary.vhd
文件 96 2017-03-09 16:54 Quartus_verilog\ADC128S022_ctrl\prj\simulation\modelsim\rtl_work\@a@d@c128@s022_ctrl_tb\_primary.vhd
文件 3488 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\rtl\ADC128S022_ctrl.v
文件 1993 2017-03-09 16:58 Quartus_verilog\ADC128S022_ctrl\testbench\ADC128S022_ctrl_tb.v
文件 315 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp.qip
文件 4036 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp.v
文件 2996 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\ip\ADC128S022_issp_bb.v
文件 221 2017-03-09 17:05 Quartus_verilog\ADC128S022_top\ip\greybox_tmp\cbx_args.txt
文件 1280 2017-03-09 17:01 Quartus_verilog\ADC128S022_top\prj\ADC128S022_top.qpf
文件 3720 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\ADC128S022_top.qsf
文件 1752 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\db\ADC128S022_top.lpc.txt
文件 6 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\db\ADC128S022_top.smart_action.txt
文件 359206 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\prj\output_files\ADC128S022_top.sof
文件 3513 2017-03-09 20:09 Quartus_verilog\ADC128S022_top\rtl\ADC128S022_ctrl.v
文件 638 2017-03-09 17:07 Quartus_verilog\ADC128S022_top\rtl\ADC128S022_top.v
文件 291 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo.qip
文件 7006 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo.v
文件 5941 2017-12-08 14:49 Quartus_verilog\avalon_vga\IP\avalon_vga_fifo_bb.v
文件 341 2017-12-08 14:09 Quartus_verilog\avalon_vga\IP\greybox_tmp\cbx_args.txt
文件 1282 2017-12-08 11:24 Quartus_verilog\avalon_vga\prj\avalon_vga.qpf
文件 3058 2017-12-08 14:49 Quartus_verilog\avalon_vga\prj\avalon_vga.qsf
文件 6192 2017-12-08 14:49 Quartus_verilog\avalon_vga\prj\db\avalon_vga.lpc.txt
文件 6 2017-12-08 14:50 Quartus_verilog\avalon_vga\prj\db\avalon_vga.smart_action.txt
文件 358653 2017-12-08 14:50 Quartus_verilog\avalon_vga\prj\output_files\avalon_vga.sof
文件 2424 2017-12-08 14:45 Quartus_verilog\avalon_vga\rtl\avalon_vga.v
............此处省略1280个文件信息
- 上一篇:WINDCHILL项目管理模块使用教程
- 下一篇:实现领域驱动设计英文版完美修复版
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 数字频率合成dds正弦波基于FPGA的DDS产
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
- 基于FPGA多协议转换网关设计
- fpga数字钟
- FPGA按键消抖
- 具有可编程环路补偿功能高密度电源
- FPGA系统中有源电容放电电路设计需注
- 玩转Altera FPGA:基于PLL分频计数的LE
- 二院型号FPGA 硬件描述语言编程准则
- ETC中FM0解码器的设计
- 基于FPGA和万兆网的GigE Vison设计方案
- Xilinx FPGA底层资源架构与设计规范
评论
共有 条评论