数字电路验证环境UVM实战教学

包含英文技术手册，及国内实际开发者编写的教程；另外，也会上传system verilog的中文教程，便于理解UVM的开发。通用验证方法学（Universal Verification Methodology, UVM）是一个以SystemVerilog类库为主体的验证平台开发框架，验证工程师可以利用其可重用组件构建具有标准化层次结构和接口的功能验证环境。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件    2304614  2018-07-10 14:14  uvm_users_guide_1.2.pdf

     文件    6708042  2018-07-25 11:22  UVM_chinaese.pdf

----------- ---------  ---------- -----  ----

              9012656                    2