资源简介
用VHDL硬件描述语言,在实验箱上设计多功能数字时钟,可以实现时间设置、闹钟设置、整点响铃的功能,并可以通过VGA接口将时间显示在外接显示屏上
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-05-06 17:45 课程设计\
目录 0 2018-05-06 17:45 课程设计\clock2基本要求+VGA+波形\
文件 758 2017-09-07 09:09 课程设计\clock2基本要求+VGA+波形\ccnt12.vhd
文件 757 2017-09-06 10:24 课程设计\clock2基本要求+VGA+波形\ccnt12.vhd.bak
文件 578 2017-09-07 08:57 课程设计\clock2基本要求+VGA+波形\ccnt24.vhd
文件 573 2017-09-06 10:09 课程设计\clock2基本要求+VGA+波形\ccnt24.vhd.bak
文件 546 2017-09-07 08:57 课程设计\clock2基本要求+VGA+波形\ccnt60.vhd
文件 541 2017-09-06 10:24 课程设计\clock2基本要求+VGA+波形\ccnt60.vhd.bak
文件 1264 2017-06-14 08:20 课程设计\clock2基本要求+VGA+波形\clock.qpf
文件 6626 2017-09-17 12:37 课程设计\clock2基本要求+VGA+波形\clock.qws
文件 20744 2017-09-13 21:38 课程设计\clock2基本要求+VGA+波形\clock.vwf
文件 8141 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.asm.rpt
文件 26 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.done
文件 239 2017-09-13 11:08 课程设计\clock2基本要求+VGA+波形\clock_ring.dpf
文件 70411 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.fit.rpt
文件 373 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.fit.summary
文件 8432 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.flow.rpt
文件 140449 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.map.rpt
文件 291 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.map.summary
文件 18582 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.pin
文件 212109 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.pof
文件 1264 2017-06-14 09:31 课程设计\clock2基本要求+VGA+波形\clock_ring.qpf
文件 6085 2017-09-17 12:37 课程设计\clock2基本要求+VGA+波形\clock_ring.qsf
文件 550 2017-06-14 09:31 课程设计\clock2基本要求+VGA+波形\clock_ring.qws
文件 6079764 2017-09-13 20:07 课程设计\clock2基本要求+VGA+波形\clock_ring.sim.rpt
文件 57967 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.sof
文件 709003 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.tan.rpt
文件 4595 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.tan.summary
文件 526 2017-06-16 17:14 课程设计\clock2基本要求+VGA+波形\clock_ring.vhd
文件 526 2017-06-14 08:22 课程设计\clock2基本要求+VGA+波形\clock_ring.vhd.bak
文件 18127 2017-09-13 10:54 课程设计\clock2基本要求+VGA+波形\clock_ring.vwf
............此处省略223个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-05-06 17:45 课程设计\
目录 0 2018-05-06 17:45 课程设计\clock2基本要求+VGA+波形\
文件 758 2017-09-07 09:09 课程设计\clock2基本要求+VGA+波形\ccnt12.vhd
文件 757 2017-09-06 10:24 课程设计\clock2基本要求+VGA+波形\ccnt12.vhd.bak
文件 578 2017-09-07 08:57 课程设计\clock2基本要求+VGA+波形\ccnt24.vhd
文件 573 2017-09-06 10:09 课程设计\clock2基本要求+VGA+波形\ccnt24.vhd.bak
文件 546 2017-09-07 08:57 课程设计\clock2基本要求+VGA+波形\ccnt60.vhd
文件 541 2017-09-06 10:24 课程设计\clock2基本要求+VGA+波形\ccnt60.vhd.bak
文件 1264 2017-06-14 08:20 课程设计\clock2基本要求+VGA+波形\clock.qpf
文件 6626 2017-09-17 12:37 课程设计\clock2基本要求+VGA+波形\clock.qws
文件 20744 2017-09-13 21:38 课程设计\clock2基本要求+VGA+波形\clock.vwf
文件 8141 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.asm.rpt
文件 26 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.done
文件 239 2017-09-13 11:08 课程设计\clock2基本要求+VGA+波形\clock_ring.dpf
文件 70411 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.fit.rpt
文件 373 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.fit.summary
文件 8432 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.flow.rpt
文件 140449 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.map.rpt
文件 291 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.map.summary
文件 18582 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.pin
文件 212109 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.pof
文件 1264 2017-06-14 09:31 课程设计\clock2基本要求+VGA+波形\clock_ring.qpf
文件 6085 2017-09-17 12:37 课程设计\clock2基本要求+VGA+波形\clock_ring.qsf
文件 550 2017-06-14 09:31 课程设计\clock2基本要求+VGA+波形\clock_ring.qws
文件 6079764 2017-09-13 20:07 课程设计\clock2基本要求+VGA+波形\clock_ring.sim.rpt
文件 57967 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.sof
文件 709003 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.tan.rpt
文件 4595 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.tan.summary
文件 526 2017-06-16 17:14 课程设计\clock2基本要求+VGA+波形\clock_ring.vhd
文件 526 2017-06-14 08:22 课程设计\clock2基本要求+VGA+波形\clock_ring.vhd.bak
文件 18127 2017-09-13 10:54 课程设计\clock2基本要求+VGA+波形\clock_ring.vwf
............此处省略223个文件信息
- 上一篇:基于CC2530的烟雾传感器数据采集
- 下一篇:fsc截图工具
相关资源
- 基于vhdl的poc设计
- Multisim VHDL安装包
- quartus ii 13.0教程
- VHDL语言入门教学
- vhdl教程
- VHDL6位数字密码锁
- VHDL设计16位简单CPU
- VHDL编写自动售货机
- [BUPT]数字逻辑 - 编程作业 + PPTVHDL整合
- FPGA课程设计,数字时钟,verilog编写
- 用128*64液晶显示的数字电压表VHDL程序
- FPGA硬件逻辑资源实现UDP协议通信的开
- FPGA实用代码 VHDL
- 六位抢答器VHDL
- 数字系统的VHDL设计江国强 编
- sublime text3 verilog&VHDL;语言专版
- VHDL转换VERILOG工具
- 基于fpga的vhdl课程设计_函数信号发生
- VHDL洗衣机程序,可实现洗衣、脱水、
- AD9854 用vhdl写的驱动 包括原理图
- VHDL课程设计--万年历,课程设计报告
- vhdl电子书
- 塞林思SDI开发源码FPGA
- VHDL实用教程[完整版]_潘松_PDF高清+w
- EDA技术与VHDL.pdf
- 基于FPGA的多功能时钟verilog语言.zip
- VHDL加法器和乘法阵列.zip
- 最全的FPGA俄罗斯方块包含5个版本的完
- 基于VHDL的FPGA和NiosII精炼--pdf 全
- 数字系统设计与 VHDL[第2版].pdf
评论
共有 条评论