资源简介
用VHDL硬件描述语言,在实验箱上设计多功能数字时钟,可以实现时间设置、闹钟设置、整点响铃的功能,并可以通过VGA接口将时间显示在外接显示屏上

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-05-06 17:45 课程设计\
目录 0 2018-05-06 17:45 课程设计\clock2基本要求+VGA+波形\
文件 758 2017-09-07 09:09 课程设计\clock2基本要求+VGA+波形\ccnt12.vhd
文件 757 2017-09-06 10:24 课程设计\clock2基本要求+VGA+波形\ccnt12.vhd.bak
文件 578 2017-09-07 08:57 课程设计\clock2基本要求+VGA+波形\ccnt24.vhd
文件 573 2017-09-06 10:09 课程设计\clock2基本要求+VGA+波形\ccnt24.vhd.bak
文件 546 2017-09-07 08:57 课程设计\clock2基本要求+VGA+波形\ccnt60.vhd
文件 541 2017-09-06 10:24 课程设计\clock2基本要求+VGA+波形\ccnt60.vhd.bak
文件 1264 2017-06-14 08:20 课程设计\clock2基本要求+VGA+波形\clock.qpf
文件 6626 2017-09-17 12:37 课程设计\clock2基本要求+VGA+波形\clock.qws
文件 20744 2017-09-13 21:38 课程设计\clock2基本要求+VGA+波形\clock.vwf
文件 8141 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.asm.rpt
文件 26 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.done
文件 239 2017-09-13 11:08 课程设计\clock2基本要求+VGA+波形\clock_ring.dpf
文件 70411 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.fit.rpt
文件 373 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.fit.summary
文件 8432 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.flow.rpt
文件 140449 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.map.rpt
文件 291 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.map.summary
文件 18582 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.pin
文件 212109 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.pof
文件 1264 2017-06-14 09:31 课程设计\clock2基本要求+VGA+波形\clock_ring.qpf
文件 6085 2017-09-17 12:37 课程设计\clock2基本要求+VGA+波形\clock_ring.qsf
文件 550 2017-06-14 09:31 课程设计\clock2基本要求+VGA+波形\clock_ring.qws
文件 6079764 2017-09-13 20:07 课程设计\clock2基本要求+VGA+波形\clock_ring.sim.rpt
文件 57967 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.sof
文件 709003 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.tan.rpt
文件 4595 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.tan.summary
文件 526 2017-06-16 17:14 课程设计\clock2基本要求+VGA+波形\clock_ring.vhd
文件 526 2017-06-14 08:22 课程设计\clock2基本要求+VGA+波形\clock_ring.vhd.bak
文件 18127 2017-09-13 10:54 课程设计\clock2基本要求+VGA+波形\clock_ring.vwf
............此处省略223个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-05-06 17:45 课程设计\
目录 0 2018-05-06 17:45 课程设计\clock2基本要求+VGA+波形\
文件 758 2017-09-07 09:09 课程设计\clock2基本要求+VGA+波形\ccnt12.vhd
文件 757 2017-09-06 10:24 课程设计\clock2基本要求+VGA+波形\ccnt12.vhd.bak
文件 578 2017-09-07 08:57 课程设计\clock2基本要求+VGA+波形\ccnt24.vhd
文件 573 2017-09-06 10:09 课程设计\clock2基本要求+VGA+波形\ccnt24.vhd.bak
文件 546 2017-09-07 08:57 课程设计\clock2基本要求+VGA+波形\ccnt60.vhd
文件 541 2017-09-06 10:24 课程设计\clock2基本要求+VGA+波形\ccnt60.vhd.bak
文件 1264 2017-06-14 08:20 课程设计\clock2基本要求+VGA+波形\clock.qpf
文件 6626 2017-09-17 12:37 课程设计\clock2基本要求+VGA+波形\clock.qws
文件 20744 2017-09-13 21:38 课程设计\clock2基本要求+VGA+波形\clock.vwf
文件 8141 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.asm.rpt
文件 26 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.done
文件 239 2017-09-13 11:08 课程设计\clock2基本要求+VGA+波形\clock_ring.dpf
文件 70411 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.fit.rpt
文件 373 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.fit.summary
文件 8432 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.flow.rpt
文件 140449 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.map.rpt
文件 291 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.map.summary
文件 18582 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.pin
文件 212109 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.pof
文件 1264 2017-06-14 09:31 课程设计\clock2基本要求+VGA+波形\clock_ring.qpf
文件 6085 2017-09-17 12:37 课程设计\clock2基本要求+VGA+波形\clock_ring.qsf
文件 550 2017-06-14 09:31 课程设计\clock2基本要求+VGA+波形\clock_ring.qws
文件 6079764 2017-09-13 20:07 课程设计\clock2基本要求+VGA+波形\clock_ring.sim.rpt
文件 57967 2017-09-17 12:12 课程设计\clock2基本要求+VGA+波形\clock_ring.sof
文件 709003 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.tan.rpt
文件 4595 2017-09-17 12:13 课程设计\clock2基本要求+VGA+波形\clock_ring.tan.summary
文件 526 2017-06-16 17:14 课程设计\clock2基本要求+VGA+波形\clock_ring.vhd
文件 526 2017-06-14 08:22 课程设计\clock2基本要求+VGA+波形\clock_ring.vhd.bak
文件 18127 2017-09-13 10:54 课程设计\clock2基本要求+VGA+波形\clock_ring.vwf
............此处省略223个文件信息
- 上一篇:基于CC2530的烟雾传感器数据采集
- 下一篇:fsc截图工具
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 六路智能抢答器VHDL语言
- vhdl与lcd1602实现的多控制电子钟
- verilog的PCI源代码,非常详细,顶层模
- 单片机数字时钟包附电路图 源程序
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- ETC中FM0解码器的设计
- FPGA最全面的VHDL例程源码
- 《VHDL基础及经典开发》电子书及代码
- 超全VHDL教程资料打包
- VHDL简易交通灯设计 quartus 2
- 交通信号灯vhdl课程设计
- VHDL交通灯
- 基于quartus II的VHDL数字钟设计
- 2.5分频VHDL源程序
- 8位二进制计数器vhdl源程序及原理图
- 数字式秒表设计vhdl
- 卷积码的viterbi维特比译码算法的FPG
- VHDL 语法 IEEE std 1076-2008
- 基于ISE的基本数字时钟工程
评论
共有 条评论