资源简介
基于xilinx公司的FPGA,设计了一套DDS信号发生器,产生正弦波 方波 三角波 锯齿波四种波形,并且波形频率可调
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x7708f090 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “D:/WAVE1/CNT10.vhd“;
extern char *IEEE_P_3620187407;
extern char *IEEE_P_3499444699;
char *ieee_p_3499444699_sub_2213602152_3536714472(char * char * int int );
unsigned char ieee_p_3620187407_sub_4058165771_3965413181(char * char * char * char * char *);
char *ieee_p_3620187407_sub_436279890_3965413181(char * char * char * char * int );
static void work_a_2130179407_3212880686_p_0(char *t0)
{
char *t1;
char *t2;
char *t3;
int t4;
char *t5;
char *t6;
int t7;
char *t8;
int t10;
char *t11;
int t13;
char *t14;
int t16;
char *t17;
int t19;
char *t20;
int t22;
char *t23;
int t25;
char *t26;
int t28;
char *t29;
int t31;
char *t32;
int t34;
char *t35;
int t37;
char *t38;
int t40;
char *t41;
int t43;
char *t44;
int t46;
char *t47;
char *t48;
char *t49;
char *t50;
char *t51;
LAB0: xsi_set_current_line(40 ng0);
t1 = (t0 + 1352U);
t2 = *((char **)t1);
t1 = (t0 + 5653);
t4 = xsi_mem_cmp(t1 t2 4U);
if (t4 == 1)
goto LAB3;
LAB19: t5 = (t0 + 5657);
t7 = xsi_mem_cmp(t5 t2 4U);
if (t7 == 1)
goto LAB4;
LAB20: t8 = (t0 + 5661);
t10 = xsi_mem_cmp(t8 t2 4U);
if (t10 == 1)
goto LAB5;
LAB21: t11 = (t0 + 5665);
t13 = xsi_mem_cmp(t11 t2 4U);
if (t13 == 1)
goto LAB6;
LAB22: t14 = (t0 + 5669);
t16 = xsi_mem_cmp(t14 t2 4U);
if (t16 == 1)
goto LAB7;
LAB23: t17 = (t0 + 5673);
t19 = xsi_mem_cmp(t17 t2 4U);
if (t19 == 1)
goto LAB8;
LAB24: t20 = (t0 + 5677);
t22 = xsi_mem_cmp(t20 t2 4U);
if (t22 == 1)
goto LAB9;
LAB25: t23 = (t0 + 5681);
t25 = xsi_mem_cmp(t23 t2 4U);
if (t25 == 1)
goto LA
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 6 2013-09-11 17:14 WAVE1\.lso
文件 833 2010-12-06 14:42 WAVE1\add.vhd
文件 34 2014-05-16 12:52 WAVE1\arwz.log
文件 23 2010-12-04 20:09 WAVE1\CNT10.prj
文件 1096 2010-12-04 20:09 WAVE1\CNT10.stx
文件 1748 2014-03-03 15:28 WAVE1\CNT10.vhd
文件 111 2010-12-04 20:09 WAVE1\CNT10.xst
文件 94720 2016-06-30 14:33 WAVE1\CNT10_isim_beh.exe
文件 28 2016-06-30 14:33 WAVE1\CNT10_stx_beh.prj
文件 32 2010-12-04 20:09 WAVE1\CNT10_vhdl.prj
文件 3575 2017-03-02 22:28 WAVE1\fuse.log
文件 367 2017-03-02 22:28 WAVE1\fuse.xmsgs
文件 125 2017-03-02 22:28 WAVE1\fuseRelaunch.cmd
文件 1477 2010-12-06 14:55 WAVE1\impact.xsl
文件 158 2010-12-06 14:55 WAVE1\impact_impact.xwbt
文件 42966 2013-03-27 11:13 WAVE1\ipcore_dir\blk_mem_gen_ds512.pdf
文件 2684 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\example_design\blk_mem_gen_v6_3_top.ucf
文件 4790 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\example_design\blk_mem_gen_v6_3_top.vhd
文件 2654 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\example_design\blk_mem_gen_v6_3_top.xdc
文件 10354 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\example_design\bmg_wrapper.vhd
文件 1055 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\implement\implement.bat
文件 1037 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\implement\implement.sh
文件 2693 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\implement\planAhead_rdn.bat
文件 2588 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\implement\planAhead_rdn.sh
文件 3134 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\implement\planAhead_rdn.tcl
文件 49 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\implement\xst.prj
文件 236 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\implement\xst.scr
文件 4424 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\simulation\addr_gen.vhd
文件 7854 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\simulation\bmg_stim_gen.vhd
文件 6206 2017-09-07 12:12 WAVE1\ipcore_dir\blk_mem_gen_v6_3\simulation\bmg_tb_pkg.vhd
............此处省略768个文件信息
相关资源
- 深度图以及基于DIBR的2D转3D资料
- 拔河游戏机 vhdl设计
- FPGA数字存储扫频仪-源代码及PCB图
- 毕业设计论文基于FPGA技术的数字存储
- zedboard zynq HDMI FPGA工程
- 基于VHDL语言的四位密码锁
- xilinx的fpga+pcie数据采集卡,包括linu
- FPGA 实现多进制FSK调制解调(含代码,
- 16QAM调制解调系统的FPGA实现
- FPGA程序:VHDL超声波测距+数码管+不同
- FPGA_VHDL_Clock(闹钟)
- 基于FPGA的时延估计
- fpga资源,De2-115中文数据手册
- Verilog实现串口收发协议带奇偶校验位
- 基于FPGA的电子密码锁的设计与实现
- 电子设计大赛 音频信号分析仪的FP
- Crack_dsp_builder_11.0
- 任意波形发生器论文
- 基于HLS的Tiny_yolo卷积神经网络加速研
- 基于FPGA与VHDL的数字系统设计——打地
- 基于分布式算法实现FIR滤波器
- pg007_srio_gen2中文版
- 基于FPGA的ov7670及SDRAM源码
- ZYNQ UltraSCALE+ ZCU102 User Guide
- 基于quartus的数字频率计DDS设计
- 最好的DDS、PSD、TGA缩略图预览插件
- 基于VHDL的多功能数字时钟设计
- 基于FPGAVerilog的寻迹避障小车
- EDA设计——计算器含完整的quartus的完
- AD导入xilinx FPGA原理图和封装教程
评论
共有 条评论