资源简介
多周期MIPS指令CPU的fpga实现,可实现R型,I型,J型共20条常用指令且仿真通过。
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x7708f090 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static int ng0[] = {1 0};
static int ng1[] = {0 0};
static const char *ng2 = “OPMODE Input Warning : The OPMODE %b to DSP48E1 instance %m at %.3f ns requires attribute PREG set to 1.“;
static int ng3[] = {1380270932 0 17481 0};
static int ng4[] = {1128350789 0 4407635 0};
static const char *ng5 = “Attribute Syntax Error : The attribute A_INPUT on DSP48E1 instance %m is set to %s. Legal values for this attribute are DIRECT or CASCADE.“;
static const char *ng6 = “Attribute Syntax Error : The attribute ALUMODEREG on DSP48E1 instance %m is set to %d. Legal values for this attribute are 0 1.“;
static int ng7[] = {2 0};
static const char *ng8 = “Attribute Syntax Error : The attribute AREG on DSP48E1 instance %m is set to %d. Legal values for this attribute are 0 1 or 2.“;
static const char *ng9 = “Attribute Syntax Error : The attribute ACASCREG on DSP48E1 instance %m is set to %d. ACASCREG has to be set to 0 when attribute AREG = 0.“;
static const char *ng10 = “Attribute Syntax Error : The attribute ACASCREG on DSP48E1 instance %m is set to %d. ACASCREG has to be set to 1 when attribute AREG = 1.“;
static const char *ng11 = “Attribute Syntax Error : The attribute ACASCREG on DSP48E1 instance %m is set to %d. ACASCREG has to be set to either 2 or 1 when attribute AREG = 2.“;
static const char *ng12 = “Attribute Syntax Error : The attribute B_INPUT on DSP48E1 instance %m is set to %s. Legal values for this attribute are DIRECT or CASCADE.“;
static const char *ng13 = “Attribute Syntax Error : The attribute BREG on DSP48E1 instance %m is set to %d. Legal values for this attribute are 0 1 or 2.“;
static const char *ng14 = “Attribute Syntax Error : The attribute BCASCREG on DSP48E1 instance %m is set to %d. BCASCREG has to be set to 0 when attribute BREG = 0.“;
static const char *ng15 = “Attribute Syntax Error : The attribute BCASCREG on DSP48E1 instance %m is set to %d. BCASCREG has to be
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-06-27 17:17 multicycle_cpu\
文件 1823 2018-06-05 15:43 multicycle_cpu\add_16.v
文件 1442 2018-05-21 17:25 multicycle_cpu\add_32.v
文件 201 2018-06-12 15:10 multicycle_cpu\alu.cmd_log
文件 2086 2018-05-29 14:51 multicycle_cpu\alu.sym
文件 210 2018-06-12 15:10 multicycle_cpu\alu.tfi
文件 2507 2018-06-27 09:14 multicycle_cpu\alu.v
文件 1074 2018-06-05 15:35 multicycle_cpu\bcla_4bit.v
文件 1414 2018-06-05 15:48 multicycle_cpu\carry_add_4bit.v
文件 872 2018-06-12 15:10 multicycle_cpu\data_path.v
文件 6222 2018-06-15 18:13 multicycle_cpu\finish_tb_file.wcfg
文件 213 2018-06-12 17:53 multicycle_cpu\fsm_ctr.cmd_log
文件 6 2018-06-12 17:48 multicycle_cpu\fsm_ctr.lso
文件 26 2018-06-12 17:48 multicycle_cpu\fsm_ctr.prj
文件 1678 2018-06-12 17:48 multicycle_cpu\fsm_ctr.stx
文件 456 2018-06-12 17:53 multicycle_cpu\fsm_ctr.tfi
文件 7077 2018-06-27 10:39 multicycle_cpu\fsm_ctr.v
文件 1138 2018-06-12 17:48 multicycle_cpu\fsm_ctr.xst
文件 2816 2018-06-27 10:47 multicycle_cpu\fuse.log
文件 917 2018-06-27 10:47 multicycle_cpu\fuse.xmsgs
文件 256 2018-06-27 10:47 multicycle_cpu\fuseRelaunch.cmd
文件 613 2018-06-27 09:59 multicycle_cpu\instr_mem1.coe
目录 0 2018-06-27 10:47 multicycle_cpu\ipcore_dir\
文件 233 2018-06-12 18:27 multicycle_cpu\ipcore_dir\coregen.cgp
文件 2675 2018-06-27 10:46 multicycle_cpu\ipcore_dir\coregen.log
文件 1273 2018-06-12 18:24 multicycle_cpu\ipcore_dir\create_mem.tcl
文件 1245 2018-06-12 15:06 multicycle_cpu\ipcore_dir\create_mul.tcl
文件 1118 2018-06-27 10:44 multicycle_cpu\ipcore_dir\edit_mem.tcl
文件 613 2018-06-27 10:44 multicycle_cpu\ipcore_dir\instr_mem1.coe
目录 0 2018-06-27 10:46 multicycle_cpu\ipcore_dir\mem\
文件 519 2018-06-27 10:46 multicycle_cpu\ipcore_dir\mem.asy
............此处省略290个文件信息
- 上一篇:周世勋量子力学课本及答案.rar
- 下一篇:MG323模块PCB封装
相关资源
- 基于FPGA的DDS信号发生器设计
- 深度图以及基于DIBR的2D转3D资料
- VerilogHDL语言单时钟周期CPU设计
- FPGA数字存储扫频仪-源代码及PCB图
- 毕业设计论文基于FPGA技术的数字存储
- zedboard zynq HDMI FPGA工程
- 计算结构 CPU
- xilinx的fpga+pcie数据采集卡,包括linu
- CPU Cache and Memory Ordering
- FPGA 实现多进制FSK调制解调(含代码,
- 16QAM调制解调系统的FPGA实现
- FPGA程序:VHDL超声波测距+数码管+不同
- FPGA_VHDL_Clock(闹钟)
- 基于FPGA的时延估计
- fpga资源,De2-115中文数据手册
- Verilog实现串口收发协议带奇偶校验位
- 基于FPGA的电子密码锁的设计与实现
- 单周期CPU设计
- 电子设计大赛 音频信号分析仪的FP
- Crack_dsp_builder_11.0
- 基于HLS的Tiny_yolo卷积神经网络加速研
- 基于FPGA与VHDL的数字系统设计——打地
- pg007_srio_gen2中文版
- 基于FPGA的ov7670及SDRAM源码
- ZYNQ UltraSCALE+ ZCU102 User Guide
- 基于FPGAVerilog的寻迹避障小车
- EDA设计——计算器含完整的quartus的完
- AD导入xilinx FPGA原理图和封装教程
- FPGA的配置过程详解FTAG、EPCS等
- 基于FPGA的通用可控分频器的设计
评论
共有 条评论