资源简介
多周期MIPS指令CPU的fpga实现,可实现R型,I型,J型共20条常用指令且仿真通过。

代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x7708f090 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static int ng0[] = {1 0};
static int ng1[] = {0 0};
static const char *ng2 = “OPMODE Input Warning : The OPMODE %b to DSP48E1 instance %m at %.3f ns requires attribute PREG set to 1.“;
static int ng3[] = {1380270932 0 17481 0};
static int ng4[] = {1128350789 0 4407635 0};
static const char *ng5 = “Attribute Syntax Error : The attribute A_INPUT on DSP48E1 instance %m is set to %s. Legal values for this attribute are DIRECT or CASCADE.“;
static const char *ng6 = “Attribute Syntax Error : The attribute ALUMODEREG on DSP48E1 instance %m is set to %d. Legal values for this attribute are 0 1.“;
static int ng7[] = {2 0};
static const char *ng8 = “Attribute Syntax Error : The attribute AREG on DSP48E1 instance %m is set to %d. Legal values for this attribute are 0 1 or 2.“;
static const char *ng9 = “Attribute Syntax Error : The attribute ACASCREG on DSP48E1 instance %m is set to %d. ACASCREG has to be set to 0 when attribute AREG = 0.“;
static const char *ng10 = “Attribute Syntax Error : The attribute ACASCREG on DSP48E1 instance %m is set to %d. ACASCREG has to be set to 1 when attribute AREG = 1.“;
static const char *ng11 = “Attribute Syntax Error : The attribute ACASCREG on DSP48E1 instance %m is set to %d. ACASCREG has to be set to either 2 or 1 when attribute AREG = 2.“;
static const char *ng12 = “Attribute Syntax Error : The attribute B_INPUT on DSP48E1 instance %m is set to %s. Legal values for this attribute are DIRECT or CASCADE.“;
static const char *ng13 = “Attribute Syntax Error : The attribute BREG on DSP48E1 instance %m is set to %d. Legal values for this attribute are 0 1 or 2.“;
static const char *ng14 = “Attribute Syntax Error : The attribute BCASCREG on DSP48E1 instance %m is set to %d. BCASCREG has to be set to 0 when attribute BREG = 0.“;
static const char *ng15 = “Attribute Syntax Error : The attribute BCASCREG on DSP48E1 instance %m is set to %d. BCASCREG has to be
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-06-27 17:17 multicycle_cpu\
文件 1823 2018-06-05 15:43 multicycle_cpu\add_16.v
文件 1442 2018-05-21 17:25 multicycle_cpu\add_32.v
文件 201 2018-06-12 15:10 multicycle_cpu\alu.cmd_log
文件 2086 2018-05-29 14:51 multicycle_cpu\alu.sym
文件 210 2018-06-12 15:10 multicycle_cpu\alu.tfi
文件 2507 2018-06-27 09:14 multicycle_cpu\alu.v
文件 1074 2018-06-05 15:35 multicycle_cpu\bcla_4bit.v
文件 1414 2018-06-05 15:48 multicycle_cpu\carry_add_4bit.v
文件 872 2018-06-12 15:10 multicycle_cpu\data_path.v
文件 6222 2018-06-15 18:13 multicycle_cpu\finish_tb_file.wcfg
文件 213 2018-06-12 17:53 multicycle_cpu\fsm_ctr.cmd_log
文件 6 2018-06-12 17:48 multicycle_cpu\fsm_ctr.lso
文件 26 2018-06-12 17:48 multicycle_cpu\fsm_ctr.prj
文件 1678 2018-06-12 17:48 multicycle_cpu\fsm_ctr.stx
文件 456 2018-06-12 17:53 multicycle_cpu\fsm_ctr.tfi
文件 7077 2018-06-27 10:39 multicycle_cpu\fsm_ctr.v
文件 1138 2018-06-12 17:48 multicycle_cpu\fsm_ctr.xst
文件 2816 2018-06-27 10:47 multicycle_cpu\fuse.log
文件 917 2018-06-27 10:47 multicycle_cpu\fuse.xmsgs
文件 256 2018-06-27 10:47 multicycle_cpu\fuseRelaunch.cmd
文件 613 2018-06-27 09:59 multicycle_cpu\instr_mem1.coe
目录 0 2018-06-27 10:47 multicycle_cpu\ipcore_dir\
文件 233 2018-06-12 18:27 multicycle_cpu\ipcore_dir\coregen.cgp
文件 2675 2018-06-27 10:46 multicycle_cpu\ipcore_dir\coregen.log
文件 1273 2018-06-12 18:24 multicycle_cpu\ipcore_dir\create_mem.tcl
文件 1245 2018-06-12 15:06 multicycle_cpu\ipcore_dir\create_mul.tcl
文件 1118 2018-06-27 10:44 multicycle_cpu\ipcore_dir\edit_mem.tcl
文件 613 2018-06-27 10:44 multicycle_cpu\ipcore_dir\instr_mem1.coe
目录 0 2018-06-27 10:46 multicycle_cpu\ipcore_dir\mem\
文件 519 2018-06-27 10:46 multicycle_cpu\ipcore_dir\mem.asy
............此处省略290个文件信息
- 上一篇:周世勋量子力学课本及答案.rar
- 下一篇:MG323模块PCB封装
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 数字频率合成dds正弦波基于FPGA的DDS产
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- Cpu-Z检测CPU软件
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
- 基于FPGA多协议转换网关设计
- fpga数字钟
- FPGA按键消抖
- 完美获取 CPU 的 NUMA节点数、CPU插槽个
- 具有可编程环路补偿功能高密度电源
- FPGA系统中有源电容放电电路设计需注
- 玩转Altera FPGA:基于PLL分频计数的LE
- 二院型号FPGA 硬件描述语言编程准则
评论
共有 条评论