使用FPGA控制DDR实现步骤与注意细节

文档目的：通过一个例子，详细介绍如何使用Cyclone III FPGA实现对4片DDR的控制。 包含内容： 1. 生成DDR Control IP核的过程； 2. 如何参考Altera所提供的IO管脚说明文档； 3. 如何分配DDR的数据线； 4. 如何分配DDR的地址线； 5. 如何分配DDR的控制线； 6. 在综合、布线过程中所需注意的实现细节，为提高效率如何使用的辅助工具； 本文档为原创，是结合一个实际的项目所编写的，对其它的项目实现具有较强的借鉴和指导意义。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件     366592  2012-03-12 09:08  FPGA控制DDR实现步骤与注意细节\EP3C16_Pin.xls

     文件     236032  2012-03-12 12:30  FPGA控制DDR实现步骤与注意细节\FPGA控制DDR实现步骤与注意细节.vsd

     文件     192218  2011-12-02 10:51  FPGA控制DDR实现步骤与注意细节\HY5DU561622ETP（Rev1.1）.pdf

     文件     217600  2012-03-09 23:05  FPGA控制DDR实现步骤与注意细节\基于Cyclone_III_FPGA的DDR2接口设计分析.doc

     文件     549845  2012-03-10 07:53  FPGA控制DDR实现步骤与注意细节\基于Cyclone_III_FPGA的DDR2接口设计分析.pdf

     目录          0  2012-03-12 12:31  FPGA控制DDR实现步骤与注意细节

----------- ---------  ---------- -----  ----

              1562287                    6