基于FPGA数字钟设计

基于FPGA的数字钟设计，运用Quartus2平台的完整工程文件。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件       2340  2012-12-23 20:24  clock1\chronopher.bsf

     文件        732  2012-12-22 13:16  clock1\chronopher.vhd

     文件        657  2012-12-22 12:22  clock1\chronopher.vhd.bak

     文件       1767  2012-12-23 20:05  clock1\clkdivider.bsf

     文件        757  2012-12-23 16:13  clock1\clkdivider.vhd

     文件        757  2012-12-23 10:07  clock1\clkdivider.vhd.bak

     文件       6517  2012-12-23 21:00  clock1\clock1.asm.rpt

     文件      13394  2012-12-23 21:05  clock1\clock1.bdf

     文件        294  2012-12-22 10:33  clock1\clock1.cdf

     文件         26  2012-12-23 21:00  clock1\clock1.done

     文件     152687  2012-12-23 21:00  clock1\clock1.fit.rpt

     文件        513  2012-12-23 21:00  clock1\clock1.fit.smsg

     文件        601  2012-12-23 21:00  clock1\clock1.fit.summary

     文件       7617  2012-12-23 21:00  clock1\clock1.flow.rpt

     文件      30305  2012-12-23 21:00  clock1\clock1.map.rpt

     文件        457  2012-12-23 21:00  clock1\clock1.map.summary

     文件      31491  2012-12-23 21:00  clock1\clock1.pin

     文件       1268  2012-12-22 09:50  clock1\clock1.qpf

     文件       4080  2012-12-24 10:08  clock1\clock1.qsf

     文件        532  2012-12-24 10:08  clock1\clock1.qws

     文件      53842  2012-12-23 21:00  clock1\clock1.sim.rpt

     文件     496522  2012-12-23 21:00  clock1\clock1.sof

     文件     603161  2012-12-23 21:00  clock1\clock1.sta.rpt

     文件       4278  2012-12-23 21:00  clock1\clock1.sta.summary

     文件       1415  2012-12-23 16:13  clock1\clock1.vhd

     文件       1415  2012-12-22 13:34  clock1\clock1.vhd.bak

     文件       9485  2012-12-22 10:11  clock1\clock1.vwf

     文件       2115  2012-12-23 20:29  clock1\controller.bsf

     文件        579  2012-12-22 13:08  clock1\controller.vhd

     文件        585  2012-12-22 13:07  clock1\controller.vhd.bak

............此处省略109个文件信息