资源简介
Quartus II:基于FPGA中Verilog语言的时钟,具有闹铃、报时等功能,添加了按键去抖
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 26136 2017-12-12 14:57 Clock3\db\logic_util_heursitic.dat
文件 107566 2017-12-12 14:57 Clock3\db\prev_cmp_zhong.qmsg
文件 25210 2017-12-12 14:25 Clock3\db\zhong.(0).cnf.cdb
文件 7232 2017-12-12 14:25 Clock3\db\zhong.(0).cnf.hdb
文件 2507 2017-12-12 14:57 Clock3\db\zhong.asm.qmsg
文件 1486 2017-12-12 14:57 Clock3\db\zhong.asm.rdb
文件 12425 2017-12-12 14:57 Clock3\db\zhong.asm_labs.ddb
文件 87 2017-12-12 14:57 Clock3\db\zhong.cbx.xml
文件 850 2017-12-12 14:57 Clock3\db\zhong.cmp.bpm
文件 70243 2017-12-12 14:57 Clock3\db\zhong.cmp.cdb
文件 20416 2017-12-12 14:57 Clock3\db\zhong.cmp.hdb
文件 41218 2017-12-12 14:57 Clock3\db\zhong.cmp.idb
文件 217 2017-12-12 14:57 Clock3\db\zhong.cmp.kpt
文件 15912 2017-12-12 14:57 Clock3\db\zhong.cmp.logdb
文件 22206 2017-12-12 14:57 Clock3\db\zhong.cmp.rdb
文件 222 2017-12-12 14:57 Clock3\db\zhong.cmp_merge.kpt
文件 746357 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 745259 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740392 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 155 2018-06-01 09:03 Clock3\db\zhong.db_info
文件 40031 2017-12-12 14:57 Clock3\db\zhong.fit.qmsg
文件 4437 2017-12-12 14:57 Clock3\db\zhong.hier_info
文件 432 2017-12-12 14:57 Clock3\db\zhong.hif
文件 178 2018-06-01 09:05 Clock3\db\zhong.ipinfo
文件 372 2017-12-12 14:57 Clock3\db\zhong.lpc.html
文件 414 2017-12-12 14:57 Clock3\db\zhong.lpc.rdb
文件 1060 2017-12-12 14:57 Clock3\db\zhong.lpc.txt
文件 138 2017-12-12 14:57 Clock3\db\zhong.map.ammdb
文件 815 2017-12-12 14:57 Clock3\db\zhong.map.bpm
文件 21485 2017-12-12 14:57 Clock3\db\zhong.map.cdb
............此处省略78个文件信息
----------- --------- ---------- ----- ----
文件 26136 2017-12-12 14:57 Clock3\db\logic_util_heursitic.dat
文件 107566 2017-12-12 14:57 Clock3\db\prev_cmp_zhong.qmsg
文件 25210 2017-12-12 14:25 Clock3\db\zhong.(0).cnf.cdb
文件 7232 2017-12-12 14:25 Clock3\db\zhong.(0).cnf.hdb
文件 2507 2017-12-12 14:57 Clock3\db\zhong.asm.qmsg
文件 1486 2017-12-12 14:57 Clock3\db\zhong.asm.rdb
文件 12425 2017-12-12 14:57 Clock3\db\zhong.asm_labs.ddb
文件 87 2017-12-12 14:57 Clock3\db\zhong.cbx.xm
文件 850 2017-12-12 14:57 Clock3\db\zhong.cmp.bpm
文件 70243 2017-12-12 14:57 Clock3\db\zhong.cmp.cdb
文件 20416 2017-12-12 14:57 Clock3\db\zhong.cmp.hdb
文件 41218 2017-12-12 14:57 Clock3\db\zhong.cmp.idb
文件 217 2017-12-12 14:57 Clock3\db\zhong.cmp.kpt
文件 15912 2017-12-12 14:57 Clock3\db\zhong.cmp.logdb
文件 22206 2017-12-12 14:57 Clock3\db\zhong.cmp.rdb
文件 222 2017-12-12 14:57 Clock3\db\zhong.cmp_merge.kpt
文件 746357 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 745259 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740392 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 155 2018-06-01 09:03 Clock3\db\zhong.db_info
文件 40031 2017-12-12 14:57 Clock3\db\zhong.fit.qmsg
文件 4437 2017-12-12 14:57 Clock3\db\zhong.hier_info
文件 432 2017-12-12 14:57 Clock3\db\zhong.hif
文件 178 2018-06-01 09:05 Clock3\db\zhong.ipinfo
文件 372 2017-12-12 14:57 Clock3\db\zhong.lpc.html
文件 414 2017-12-12 14:57 Clock3\db\zhong.lpc.rdb
文件 1060 2017-12-12 14:57 Clock3\db\zhong.lpc.txt
文件 138 2017-12-12 14:57 Clock3\db\zhong.map.ammdb
文件 815 2017-12-12 14:57 Clock3\db\zhong.map.bpm
文件 21485 2017-12-12 14:57 Clock3\db\zhong.map.cdb
............此处省略78个文件信息
相关资源
- 基于FPGA的卷积神经网络加速器
- FPGA控制告诉ADC程序
- ZV138A_V1.1原理图 天豹 DSP+FPGA xlinx sp3
- RTC时钟实验
- 各种时钟控件,时钟flash
- HDMI工程文件
- usb-blaster
- FPGAUART,基于QUARTusII环境,verilog语言
- 基于FPGA的倒车雷达设计
- Quartus 10.0 完全破解
- FPGA 控制DM9000A进行以太网数据收发的
- 基于FPGA的智能小车系统设计
- 基于FPGA的fft实现
- FPGA电子琴
- 基于fpga的数字钟设计30933
- 基于STM8L152和TM1638的电子时钟
- 基于FPGA的帧同步的仿真和设计
- 音频信号分析仪的FPGA源码
- Cyclone-IV-器件中的时钟网络与PLL
- 基于FPGA的信号采集和处理
- 夏宇闻-Verilog经典教程.pdf
- FPGA实现连通域图像处理识别算法.ra
- 基于FPGA的数字钟设计
- xilinx xc3s50a开发板原理图
- 基于FPGA数字钟设计
- 基于FPGA的Turbo码编译码器研究与实现
- 基于FPGA太阳能热水器智能控制器的设
- 基于FPGA的等精度数字频率计
- 使用xilinx FPGA实现USB控制的全套资料(
- fpga 伺服电机控制器
评论
共有 条评论