资源简介
Quartus II:基于FPGA中Verilog语言的时钟,具有闹铃、报时等功能,添加了按键去抖

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 26136 2017-12-12 14:57 Clock3\db\logic_util_heursitic.dat
文件 107566 2017-12-12 14:57 Clock3\db\prev_cmp_zhong.qmsg
文件 25210 2017-12-12 14:25 Clock3\db\zhong.(0).cnf.cdb
文件 7232 2017-12-12 14:25 Clock3\db\zhong.(0).cnf.hdb
文件 2507 2017-12-12 14:57 Clock3\db\zhong.asm.qmsg
文件 1486 2017-12-12 14:57 Clock3\db\zhong.asm.rdb
文件 12425 2017-12-12 14:57 Clock3\db\zhong.asm_labs.ddb
文件 87 2017-12-12 14:57 Clock3\db\zhong.cbx.xml
文件 850 2017-12-12 14:57 Clock3\db\zhong.cmp.bpm
文件 70243 2017-12-12 14:57 Clock3\db\zhong.cmp.cdb
文件 20416 2017-12-12 14:57 Clock3\db\zhong.cmp.hdb
文件 41218 2017-12-12 14:57 Clock3\db\zhong.cmp.idb
文件 217 2017-12-12 14:57 Clock3\db\zhong.cmp.kpt
文件 15912 2017-12-12 14:57 Clock3\db\zhong.cmp.logdb
文件 22206 2017-12-12 14:57 Clock3\db\zhong.cmp.rdb
文件 222 2017-12-12 14:57 Clock3\db\zhong.cmp_merge.kpt
文件 746357 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 745259 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740392 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 155 2018-06-01 09:03 Clock3\db\zhong.db_info
文件 40031 2017-12-12 14:57 Clock3\db\zhong.fit.qmsg
文件 4437 2017-12-12 14:57 Clock3\db\zhong.hier_info
文件 432 2017-12-12 14:57 Clock3\db\zhong.hif
文件 178 2018-06-01 09:05 Clock3\db\zhong.ipinfo
文件 372 2017-12-12 14:57 Clock3\db\zhong.lpc.html
文件 414 2017-12-12 14:57 Clock3\db\zhong.lpc.rdb
文件 1060 2017-12-12 14:57 Clock3\db\zhong.lpc.txt
文件 138 2017-12-12 14:57 Clock3\db\zhong.map.ammdb
文件 815 2017-12-12 14:57 Clock3\db\zhong.map.bpm
文件 21485 2017-12-12 14:57 Clock3\db\zhong.map.cdb
............此处省略78个文件信息
----------- --------- ---------- ----- ----
文件 26136 2017-12-12 14:57 Clock3\db\logic_util_heursitic.dat
文件 107566 2017-12-12 14:57 Clock3\db\prev_cmp_zhong.qmsg
文件 25210 2017-12-12 14:25 Clock3\db\zhong.(0).cnf.cdb
文件 7232 2017-12-12 14:25 Clock3\db\zhong.(0).cnf.hdb
文件 2507 2017-12-12 14:57 Clock3\db\zhong.asm.qmsg
文件 1486 2017-12-12 14:57 Clock3\db\zhong.asm.rdb
文件 12425 2017-12-12 14:57 Clock3\db\zhong.asm_labs.ddb
文件 87 2017-12-12 14:57 Clock3\db\zhong.cbx.xm
文件 850 2017-12-12 14:57 Clock3\db\zhong.cmp.bpm
文件 70243 2017-12-12 14:57 Clock3\db\zhong.cmp.cdb
文件 20416 2017-12-12 14:57 Clock3\db\zhong.cmp.hdb
文件 41218 2017-12-12 14:57 Clock3\db\zhong.cmp.idb
文件 217 2017-12-12 14:57 Clock3\db\zhong.cmp.kpt
文件 15912 2017-12-12 14:57 Clock3\db\zhong.cmp.logdb
文件 22206 2017-12-12 14:57 Clock3\db\zhong.cmp.rdb
文件 222 2017-12-12 14:57 Clock3\db\zhong.cmp_merge.kpt
文件 746357 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
文件 745259 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
文件 740392 2017-12-12 14:57 Clock3\db\zhong.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
文件 155 2018-06-01 09:03 Clock3\db\zhong.db_info
文件 40031 2017-12-12 14:57 Clock3\db\zhong.fit.qmsg
文件 4437 2017-12-12 14:57 Clock3\db\zhong.hier_info
文件 432 2017-12-12 14:57 Clock3\db\zhong.hif
文件 178 2018-06-01 09:05 Clock3\db\zhong.ipinfo
文件 372 2017-12-12 14:57 Clock3\db\zhong.lpc.html
文件 414 2017-12-12 14:57 Clock3\db\zhong.lpc.rdb
文件 1060 2017-12-12 14:57 Clock3\db\zhong.lpc.txt
文件 138 2017-12-12 14:57 Clock3\db\zhong.map.ammdb
文件 815 2017-12-12 14:57 Clock3\db\zhong.map.bpm
文件 21485 2017-12-12 14:57 Clock3\db\zhong.map.cdb
............此处省略78个文件信息
相关资源
- STM32 led 时钟
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 数字频率合成dds正弦波基于FPGA的DDS产
- Verilog FPGA UART串口控制器
- 单片机电子时钟 闹钟 日历
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- fpga实现频率测量
- 单片机数字时钟包附电路图 源程序
- FPGA开发-ChipScope教程
- 软件方法测试RTX时钟
- (MFC) 时钟日期程序
- 红外循迹小车VHDL程序
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- 图形学集成程序dda、中点算法、多边
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
- 基于FPGA多协议转换网关设计
- fpga数字钟
- FPGA按键消抖
- 具有可编程环路补偿功能高密度电源
评论
共有 条评论