资源简介
(1)按给定的数据格式和指令系统,运用“计算机原理”课程学得的知识,在所提供的器件范围内,用vhdl或verilog语言设计一个8位的具有28条指令的CPU模型机系统。
(2)所设计出的计算机的系统的完整逻辑图,整理出设计报告。
(3)要求设计出的计算机系统尽量为最佳方案,有可能的话,尽可能增加其功能。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1266620 2018-10-08 18:02 CPU模型.rar
----------- --------- ---------- ----- ----
文件 1266620 2018-10-08 18:02 CPU模型.rar
- 上一篇:go仿QQ聊天程序
- 下一篇:UpLoadFile MVC完整Demo支持断点续传
相关资源
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- 基于MIPS指令集的32位CPU设计与Verilog语
- 六路智能抢答器VHDL语言
- vhdl与lcd1602实现的多控制电子钟
- verilog的PCI源代码,非常详细,顶层模
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- Cpu-Z检测CPU软件
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- 完美获取 CPU 的 NUMA节点数、CPU插槽个
- ETC中FM0解码器的设计
- 高通CPU救砖工具刷入完整资料
- 大话处理器:处理器基础知识读本高
- 移远OpenCPU快速开始指导手册
- FPGA最全面的VHDL例程源码
- ThrottleStop_8.70.6
- 易语言GDI画CPU动态线源码
- 《VHDL基础及经典开发》电子书及代码
- MD5暴力破解程序 用SSE2 CPU加速指令集
- 8 位cpu的verilog
- 超全VHDL教程资料打包
- 主要针对CPU模拟卡进行了代码优化.注
评论
共有 条评论