资源简介
Verilog 编写的UART核,可以实现可定义形式数据的收到,测试工作正常
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1083 2018-06-29 10:04 main-V7.7\ctrl_init.v
文件 201 2018-10-17 22:54 main-V7.7\db\.cmp.kpt
文件 4604 2018-09-04 15:24 main-V7.7\db\main.(0).cnf.cdb
文件 2411 2018-09-04 15:24 main-V7.7\db\main.(0).cnf.hdb
文件 2507 2018-06-21 10:31 main-V7.7\db\main.(1).cnf.cdb
文件 870 2018-06-21 10:31 main-V7.7\db\main.(1).cnf.hdb
文件 67224 2018-10-17 22:53 main-V7.7\db\main.(2).cnf.cdb
文件 7722 2018-10-17 22:53 main-V7.7\db\main.(2).cnf.hdb
文件 10588 2018-10-17 22:53 main-V7.7\db\main.(3).cnf.cdb
文件 3336 2018-10-17 22:53 main-V7.7\db\main.(3).cnf.hdb
文件 799 2018-08-16 18:42 main-V7.7\db\main.(4).cnf.cdb
文件 647 2018-08-16 18:42 main-V7.7\db\main.(4).cnf.hdb
文件 792 2018-06-29 10:06 main-V7.7\db\main.(5).cnf.cdb
文件 646 2018-06-29 10:06 main-V7.7\db\main.(5).cnf.hdb
文件 818 2018-06-29 16:33 main-V7.7\db\main.(6).cnf.cdb
文件 711 2018-06-29 16:33 main-V7.7\db\main.(6).cnf.hdb
文件 2613 2018-09-04 14:19 main-V7.7\db\main.(7).cnf.cdb
文件 830 2018-09-04 14:19 main-V7.7\db\main.(7).cnf.hdb
文件 3016 2018-10-17 22:54 main-V7.7\db\main.asm.qmsg
文件 797 2018-10-17 22:54 main-V7.7\db\main.asm.rdb
文件 98315 2018-10-17 22:54 main-V7.7\db\main.asm_labs.ddb
文件 86 2018-10-17 22:53 main-V7.7\db\main.cbx.xml
文件 1370 2018-10-17 22:54 main-V7.7\db\main.cmp.bpm
文件 139838 2018-10-17 22:54 main-V7.7\db\main.cmp.cdb
文件 34439 2018-10-17 22:54 main-V7.7\db\main.cmp.hdb
文件 6669 2018-10-17 22:54 main-V7.7\db\main.cmp.idb
文件 37482 2018-10-17 22:54 main-V7.7\db\main.cmp.logdb
文件 30781 2018-10-17 22:54 main-V7.7\db\main.cmp.rdb
文件 205 2018-10-17 22:53 main-V7.7\db\main.cmp_merge.kpt
文件 746435 2018-06-21 10:22 main-V7.7\db\main.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
............此处省略110个文件信息
----------- --------- ---------- ----- ----
文件 1083 2018-06-29 10:04 main-V7.7\ctrl_init.v
文件 201 2018-10-17 22:54 main-V7.7\db\.cmp.kpt
文件 4604 2018-09-04 15:24 main-V7.7\db\main.(0).cnf.cdb
文件 2411 2018-09-04 15:24 main-V7.7\db\main.(0).cnf.hdb
文件 2507 2018-06-21 10:31 main-V7.7\db\main.(1).cnf.cdb
文件 870 2018-06-21 10:31 main-V7.7\db\main.(1).cnf.hdb
文件 67224 2018-10-17 22:53 main-V7.7\db\main.(2).cnf.cdb
文件 7722 2018-10-17 22:53 main-V7.7\db\main.(2).cnf.hdb
文件 10588 2018-10-17 22:53 main-V7.7\db\main.(3).cnf.cdb
文件 3336 2018-10-17 22:53 main-V7.7\db\main.(3).cnf.hdb
文件 799 2018-08-16 18:42 main-V7.7\db\main.(4).cnf.cdb
文件 647 2018-08-16 18:42 main-V7.7\db\main.(4).cnf.hdb
文件 792 2018-06-29 10:06 main-V7.7\db\main.(5).cnf.cdb
文件 646 2018-06-29 10:06 main-V7.7\db\main.(5).cnf.hdb
文件 818 2018-06-29 16:33 main-V7.7\db\main.(6).cnf.cdb
文件 711 2018-06-29 16:33 main-V7.7\db\main.(6).cnf.hdb
文件 2613 2018-09-04 14:19 main-V7.7\db\main.(7).cnf.cdb
文件 830 2018-09-04 14:19 main-V7.7\db\main.(7).cnf.hdb
文件 3016 2018-10-17 22:54 main-V7.7\db\main.asm.qmsg
文件 797 2018-10-17 22:54 main-V7.7\db\main.asm.rdb
文件 98315 2018-10-17 22:54 main-V7.7\db\main.asm_labs.ddb
文件 86 2018-10-17 22:53 main-V7.7\db\main.cbx.xm
文件 1370 2018-10-17 22:54 main-V7.7\db\main.cmp.bpm
文件 139838 2018-10-17 22:54 main-V7.7\db\main.cmp.cdb
文件 34439 2018-10-17 22:54 main-V7.7\db\main.cmp.hdb
文件 6669 2018-10-17 22:54 main-V7.7\db\main.cmp.idb
文件 37482 2018-10-17 22:54 main-V7.7\db\main.cmp.logdb
文件 30781 2018-10-17 22:54 main-V7.7\db\main.cmp.rdb
文件 205 2018-10-17 22:53 main-V7.7\db\main.cmp_merge.kpt
文件 746435 2018-06-21 10:22 main-V7.7\db\main.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
............此处省略110个文件信息
- 上一篇:windows进程控制mttime
- 下一篇:chrom调试工具汉化
相关资源
- USB转232串口驱动程序(usb2.0-serial)
- 串口波形助手
- 8路数字抢答器
- STM32F103C8T6 串行驱动 12864屏幕
- 串口调试助手 vc 源代码
- Verilog语言生成正弦波
- 串口调试助手完整版
- DS18B20温度采集与串口发送
- 基于stm32串口读取攀藤PM2.5激光传感器
- 基于ISE14.7中的RAM模块IP核,采用Veri
- STM32F103用串口空闲中断+DMA实现modbus通
- STM8单片机3通道ADC数据采集及串口波形
- 通过串口波形软件显示单片机串口输
- STM8S003 IAR环境库函数模拟串口
- 6001760stm32串口模拟.zip
- vspd 虚拟串口 Virtual Serial Port Driver 7
- STM32F103C8T6 超声波传感器采集加串口发
- 《verilog-数字系统设计课程》(第三版
- VERILOG入门实验一 基于FPGA DDS正弦信号
- FPGADE2-115实验板+VGA显示+键盘控制+Qu
- FPGA数字信号处理一数字混频
- 用SerialPort类做的串口可实现自动查找
- 电路考研大串讲习题详解.pdf
- QuartusII最全licence—带各种IP核
- vhdl或verilog语言设计一个8位的具有2
- QT串口调试工具用于stm32串口通信
- FPGA等精度测频法 ISE下verilog实现
- 计算机串行通信总线技术
- VC串口通信API
- 基于FPGA的串行通信实现与CRC校验 毕
评论
共有 条评论