资源简介
基本功能
① 设计一个智力竞赛抢答器,可同时供8名选手或8个代表队参加比赛,他们的编号分别是0、1、2、3、4、5、6、7,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是So、S1、S2、S3、S4、S5、S6、S7。
② 给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
③ 抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时蜂鸣器给出音响提示。此外,要封锁输入电路,禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。
•扩展功能
① 抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如30s)。当节目主持人启动“开始”键后,要求定时器立即减计时,并用显示器显示,同时蜂鸣器发出声响。
② 参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手
的编号和抢答时刻的时间,并保持到主持人将系统清零为止。
③ 如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,系统短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器上显示00。
代码片段和文件信息
- 上一篇:电大作业 网页设计实训报告
- 下一篇:学生校园消费管理系统课程报告
相关资源
- 抢答器主要涉及按键防抖和6位数码管
- 8路数字抢答器
- EDA 四人智能抢答器!
- 8路抢答器.7z
- 基于VHDL的EDA抢答器和电器智能控制系
- 3路抢答器的multisim仿真
- 抢答器.rar
- VHDL 四人抢答器设计
- 数电八人抢答器课程设计
- 交通灯&四人抢答器梯形图程序AB
- 三路抢答器课程设计报告
- 基于 verilog 的简易抢答器设计和 qua
- 多路数字抢答器 课程设计
- 8人抢答器Verilog设计
- 基于51单片机八路抢答器课程设计
- 课程设计基于单片机的八路抢答器.
- EDA课程设计三人抢答器
- 竞赛抢答器设计
- 基于FPGA的8位抢答器
- 八路抢答器
- 三人抢答器,Verilog实现.zip
- 本文档的主要内容详细介绍的是基于
- 基于Verilog的三人抢答器
- 基于51八路抢答器设计
- Multisim仿真设计——八路抢答器
- 六位抢答器VHDL
- 四人抢答器课程设计报告.doc
- 8人抢答器课程设计报告
- 数电课程设计报告-四人智力竞赛抢答
- 基于Z-Stack协议栈的抢答系统案例设计
评论
共有 条评论