资源简介
可产生正弦波、三角波、方波，可以实现1Hz到3MHz，幅度可达到0到5V，任意可调。
代码片段和文件信息
/******************** （C） COPYRIGHT 2008 STMicroelectronics ********************
* File Name : stm32f10x_adc.c
* Author : MCD Application Team
* Version : V2.0.1
* Date : 06/13/2008
* Description : This file provides all the ADC firmware functions.
********************************************************************************
* THE PRESENT FIRMWARE WHICH IS FOR GUIDANCE ONLY AIMS AT PROVIDING CUSTOMERS
* WITH CODING INFORMATION REGARDING THEIR PRODUCTS IN ORDER FOR THEM TO SAVE TIME.
* AS A RESULT STMICROELECTRONICS SHALL NOT BE HELD LIABLE FOR ANY DIRECT
* INDIRECT OR CONSEQUENTIAL DAMAGES WITH RESPECT TO ANY CLAIMS ARISING FROM THE
* CONTENT OF SUCH FIRMWARE AND/OR THE USE MADE BY CUSTOMERS OF THE CODING
* INFORMATION CONTAINED HEREIN IN CONNECTION WITH THEIR PRODUCTS.
*******************************************************************************/
/* Includes ------------------------------------------------------------------*/
#include “stm32f10x_adc.h“
#include “stm32f10x_rcc.h“
/* Private typedef -----------------------------------------------------------*/
/* Private define ------------------------------------------------------------*/
/* ADC DISCNUM mask */
#define CR1_DISCNUM_Reset （（u32）0xFFFF1FFF）
/* ADC DISCEN mask */
#define CR1_DISCEN_Set （（u32）0x00000800）
#define CR1_DISCEN_Reset （（u32）0xFFFFF7FF）
/* ADC JAUTO mask */
#define CR1_JAUTO_Set （（u32）0x00000400）
#define CR1_JAUTO_Reset （（u32）0xFFFFFBFF）
/* ADC JDISCEN mask */
#define CR1_JDISCEN_Set （（u32）0x00001000）
#define CR1_JDISCEN_Reset （（u32）0xFFFFEFFF）
/* ADC AWDCH mask */
#define CR1_AWDCH_Reset （（u32）0xFFFFFFE0）
/* ADC Analog watchdog enable mode mask */
#define CR1_AWDMode_Reset （（u32）0xFF3FFDFF）
/* CR1 register Mask */
#define CR1_CLEAR_Mask （（u32）0xFFF0FEFF）
/* ADC ADON mask */
#define CR2_ADON_Set （（u32）0x00000001）
#define CR2_ADON_Reset （（u32）0xFFFFFFFE）
/* ADC DMA mask */
#define CR2_DMA_Set （（u32）0x00000100）
#define CR2_DMA_Reset （（u32）0xFFFFFEFF）
/* ADC RSTCAL mask */
#define CR2_RSTCAL_Set （（u32）0x00000008）
/* ADC CAL mask */
#define CR2_CAL_Set （（u32）0x00000004）
/* ADC SWSTART mask */
#define CR2_SWSTART_Set （（u32）0x00400000）
/* ADC EXTTRIG mask */
#define CR2_EXTTRIG_Set （（u32）0x00100000）
#define CR2_EXTTRIG_Reset （（u32）0xFFEFFFFF）
/* ADC Software start mask */
#define CR2_EXTTRIG_SWSTART_Set （（u32）0x00500000）
#define CR2_EXTTRIG_SWSTART_Reset （（u32）0xFFAFFFFF）
/* ADC JEXTSEL mask */
#define CR2_JEXTSEL_Reset （（u32）0xFFFF8FFF）
/* ADC JEXTTRIG mask */
#define CR2_JEXTTRIG_Set （（u32）0x00008000）
#define CR2_JEXTTRIG_Reset （（u32）0xFFFF7FFF）
/* ADC JSWST 
川公网安备 51152502000135号
评论
共有 条评论