资源简介
cadence原配原理图设计工具是concept HDL，Cadence收购Orcad后大多数人都在用capture CIS设计原理图，但个别公司仍然采用concept HDL，本教程介绍了使用concept HDL进行原理图设计，希望能帮到初学者。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 11631243 2012-07-06 11:35 Cadence_Concept_HDL_Allegro原理图与PCB设计.pdf
----------- --------- ---------- ----- ----
文件 11631243 2012-07-06 11:35 Cadence_Concept_HDL_Allegro原理图与PCB设计.pdf
- 上一篇：电机的矩阵分析 汉可克
- 下一篇：HIKCamera.unitypackage
相关资源
- NIOSII那些事儿 REV7.0_完整版
- 数字系统设计与Verilog HDL 王金明.pdf
- 中科大软院软件体系结构笔记Basic C
- 基于Cadence的IC设计
- Internal Flow - Concepts and Applications
- VHDL语言的FPGA小实验
- Data mining concepts and techniques中文版.p
- 基于FPGA用VHDL语言设计的四位共阴数码
- verilog hdl synthesis a practical primer.pdf 中
- 27个FPGA源代码－VHDL平均0.5分而已
- 基于VHDL频谱分析
- Cadence电源完整性仿真
- 交通灯设计VHDL
- 基于VHDL万年历的设计
- LDPC码verilog HDL 实现
- Conceptual Mathematics - A First Introduction
- 基于FPGA的FM调制与解调，FM工程文件和
- 基于verilog HDL的四位密码锁程序
- VHDL交通灯代码
- 电子琴EDA电子琴，VHDL语言，八个音符
- EDA技术与Verilog HDL
- Cadence® NC-Verilog® Simulator Help
- Distributed Systems Concepts and Design（5th
- Data Mining and Analysis_Fundamental Concepts
- VHDL 16位CPU
- VHDL利用PCF8591采集4个电压在LCD1602上进
- VHDL基于MIPS指令集的32位CPU设计含源码
- cadence pspice 器件库
- 基于verilog的数字时钟设计
- Altera FPGA全型号Cadence封装库原理图+
川公网安备 51152502000135号
评论
共有 条评论