资源简介
基于FPGA的数字秒表设计,运用VHDL语言,程序代码,调试成功

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2010-12-25 18:33 毕设\
目录 0 2010-12-25 16:14 毕设\主控模块\
目录 0 2010-12-25 16:14 毕设\主控模块\db\
文件 852 2010-12-25 16:14 毕设\主控模块\db\mie_control.(0).cnf.cdb
文件 445 2010-12-25 16:14 毕设\主控模块\db\mie_control.(0).cnf.hdb
文件 1442 2010-12-25 16:14 毕设\主控模块\db\mie_control.asm.qmsg
文件 93 2010-12-25 16:14 毕设\主控模块\db\mie_control.cbx.xml
文件 1925 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp.cdb
文件 5113 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp.hdb
文件 0 2010-12-25 16:13 毕设\主控模块\db\mie_control.cmp.qrpt
文件 13366 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp.rdb
文件 1222 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp.tdb
文件 15738 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp0.ddb
文件 0 2010-12-25 16:14 毕设\主控模块\db\mie_control.dbp
文件 136 2010-12-25 15:57 毕设\主控模块\db\mie_control.db_info
文件 141 2010-12-25 16:14 毕设\主控模块\db\mie_control.eco.cdb
文件 19960 2010-12-25 16:14 毕设\主控模块\db\mie_control.fit.qmsg
文件 413 2010-12-25 16:14 毕设\主控模块\db\mie_control.hier_info
文件 527 2010-12-25 16:14 毕设\主控模块\db\mie_control.hif
文件 951 2010-12-25 16:14 毕设\主控模块\db\mie_control.map.cdb
文件 4995 2010-12-25 16:14 毕设\主控模块\db\mie_control.map.hdb
文件 1600 2010-12-25 16:14 毕设\主控模块\db\mie_control.map.qmsg
文件 832 2010-12-25 16:14 毕设\主控模块\db\mie_control.pre_map.cdb
文件 5214 2010-12-25 16:14 毕设\主控模块\db\mie_control.pre_map.hdb
文件 0 2010-12-25 16:14 毕设\主控模块\db\mie_control.psp
文件 5214 2010-12-25 16:14 毕设\主控模块\db\mie_control.rtlv.hdb
文件 798 2010-12-25 16:14 毕设\主控模块\db\mie_control.rtlv_sg.cdb
文件 158 2010-12-25 16:14 毕设\主控模块\db\mie_control.rtlv_sg_swap.cdb
文件 772 2010-12-25 16:14 毕设\主控模块\db\mie_control.sgdiff.cdb
文件 5233 2010-12-25 16:14 毕设\主控模块\db\mie_control.sgdiff.hdb
文件 511 2010-12-25 16:14 毕设\主控模块\db\mie_control.signalprobe.cdb
............此处省略589个文件信息
----------- --------- ---------- ----- ----
目录 0 2010-12-25 18:33 毕设\
目录 0 2010-12-25 16:14 毕设\主控模块\
目录 0 2010-12-25 16:14 毕设\主控模块\db\
文件 852 2010-12-25 16:14 毕设\主控模块\db\mie_control.(0).cnf.cdb
文件 445 2010-12-25 16:14 毕设\主控模块\db\mie_control.(0).cnf.hdb
文件 1442 2010-12-25 16:14 毕设\主控模块\db\mie_control.asm.qmsg
文件 93 2010-12-25 16:14 毕设\主控模块\db\mie_control.cbx.xm
文件 1925 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp.cdb
文件 5113 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp.hdb
文件 0 2010-12-25 16:13 毕设\主控模块\db\mie_control.cmp.qrpt
文件 13366 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp.rdb
文件 1222 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp.tdb
文件 15738 2010-12-25 16:14 毕设\主控模块\db\mie_control.cmp0.ddb
文件 0 2010-12-25 16:14 毕设\主控模块\db\mie_control.dbp
文件 136 2010-12-25 15:57 毕设\主控模块\db\mie_control.db_info
文件 141 2010-12-25 16:14 毕设\主控模块\db\mie_control.eco.cdb
文件 19960 2010-12-25 16:14 毕设\主控模块\db\mie_control.fit.qmsg
文件 413 2010-12-25 16:14 毕设\主控模块\db\mie_control.hier_info
文件 527 2010-12-25 16:14 毕设\主控模块\db\mie_control.hif
文件 951 2010-12-25 16:14 毕设\主控模块\db\mie_control.map.cdb
文件 4995 2010-12-25 16:14 毕设\主控模块\db\mie_control.map.hdb
文件 1600 2010-12-25 16:14 毕设\主控模块\db\mie_control.map.qmsg
文件 832 2010-12-25 16:14 毕设\主控模块\db\mie_control.pre_map.cdb
文件 5214 2010-12-25 16:14 毕设\主控模块\db\mie_control.pre_map.hdb
文件 0 2010-12-25 16:14 毕设\主控模块\db\mie_control.psp
文件 5214 2010-12-25 16:14 毕设\主控模块\db\mie_control.rtlv.hdb
文件 798 2010-12-25 16:14 毕设\主控模块\db\mie_control.rtlv_sg.cdb
文件 158 2010-12-25 16:14 毕设\主控模块\db\mie_control.rtlv_sg_swap.cdb
文件 772 2010-12-25 16:14 毕设\主控模块\db\mie_control.sgdiff.cdb
文件 5233 2010-12-25 16:14 毕设\主控模块\db\mie_control.sgdiff.hdb
文件 511 2010-12-25 16:14 毕设\主控模块\db\mie_control.signalprobe.cdb
............此处省略589个文件信息
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 八三编码器设计 VHDL代码 简单,包附
- 数字频率合成dds正弦波基于FPGA的DDS产
- 3人表决器 QuartusII
- Verilog FPGA UART串口控制器
- 六路智能抢答器VHDL语言
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- vhdl与lcd1602实现的多控制电子钟
- verilog的PCI源代码,非常详细,顶层模
- fpga实现频率测量
- FPGA开发-ChipScope教程
- ASK调制与解调VHDL程序及仿真
- 红外循迹小车VHDL程序
- VHDL学习及实例(100个例子)
- VHDL 7人表决器
- VHDL语言编写的100实用的例程
- VHDL写的四人抢答器
- lcd12864的VHDL程序
- 基于VHDL的交通灯控制器设计
- VHDL带分频功能的函数发生器实现六种
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
评论
共有 条评论