源码之巅峰
全部资源
全部资源
C/C++
C#
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
数据库
模板
其他
上传
VIP购买
登录
注册账号
C#
C/C++
PHP
Java
Python
VB
ASP
Html/CSS
Matlab
JavaScript
数据库
模板
AI
其他
反相器链缓冲器级数和尺寸优化,D触发器设计及输出延时优化
收藏(0)
大小: 1.41MB
文件类型: .doc
金币: 1
下载: 0 次
发布日期: 2023-11-06
语言
:
其他
标签
:
反相器
D触发器
设计优化
hspice
VLSI
高速下载
资源简介
VLSI设计和优化问题,包括两个内容:反相器链缓冲器级数和尺寸优化,D触发器设计及输出延时优化。使用hspice网格形式设计优化,文档内代码可直接使用。
资源截图
小图
大图
代码片段和文件信息
上一篇:
实用小波分析 秦前清 杨宗凯
下一篇:
ansys操作简单框架问题及梁板复合计算 (例题
挑错
打印
评论
共有
条评论
举报
顶一次
踩一次 1400 次
相关资源
多学科设计优化代理模型技术的研究
ANSYS设计优化
飞行器多学科设计优化理论与应用研
Hspice Cmos反相器
Ansys遗传算法优化
自己设计的d触发器hspice代码,利用传
cmos反相器版图用工具画的,比较清晰
多学科设计优化中的需求建模研究.
有限长模拟喷泉码设计优化论文
D和JK触发器的Verilog程序Quartus II工程,
集成电路设计基础tanner 反相器原理图
D触发器原理-D触发器电路图
在MAX+PLUS II中,使用图形编辑器设计一
×
×
评论
共有 条评论