资源简介
它具有计时功能。此秒表有两个按键(reset, start)按下reset键后,秒表清零,按下start键后,开始计时, 再次按下start键后, 停止计时, 用FPGA开发板上的两个七段数码管显示时间(以秒为单位),计时由0 到 59 循环。
高级要求(可选):实现基本要求的前提下,增加一个按键(select),用于轮流切换两个七段数码管分别显示百分之一秒,秒,分钟。
规格说明:
1.通过按下reset键(异步复位),将秒表清零,准备计时,等检测到start键按下并松开后,开始计时 。如果再次检测到start键按下并松开后,停止计时。通过不断检测start键,来确定秒表是否开始计时
2.在秒表计时时,七段数码管能够循环的由00…59,00…59…。
3.开始默认两个七段数码管显示秒, 在检测到select键按下并松开后,数码管切换到显示分钟,再次检测到select键按下并松开后,数码管切换到显示百分之一秒,当再次检测到select键按下并松开后,数码管切换到重新显示秒。
4.在秒表停止时,数码管依然能够正常切换显示百分之一秒,秒,分钟。
5.本实验使用FPGA板:basys 3(建project时,需要选择该芯片的型号)。
代码片段和文件信息
相关资源
- 完整版 VHDL设计数字电子时钟
- VHDL电子万年历
- vhdl语言电子琴设计
- 课设——基于VHDL的多功能电子钟()
- 基于Verilog VHDL的ARINC429通信设计
- EDA课程设计--交通灯VHDL
- 基于VHDL的贪吃蛇小游戏
- VHDL语言100例详解.
- 用FPGA实现AM调制的VHDL程序
- 基于FPGA的数字秒表设计
- FPGA 双口RAM读写控制 VHDL
- VHDL语言教程(精华)
- VHDL六层电梯设计
- 数字电路EDA入门 -VHDL程序集
- FPGA波形发生器程序VHDL
- 华为FPGA设计全套
- VHDL使用教程---电子科技大学出版社
- vhdl dds 方波 正弦波 信号发生器
- 伪随机码 FPGA源代码及仿真分析
- 很好的modelsim教程( verilog vhdl都有)
- 用VHDL语言FPGA实现波形发生器
- 一个简单的CPUVHDL实现
- VHDL语言实现DDS的完整程序 Quartus仿真
- vhdl实现cic滤波器 用于数字下变频
- 基于VHDL音乐播放电路设计
- 用VHDL设计LED 汉字滚动显示器毕业设计
- VHDL语言描述的16*16LED点阵显示模块毕
- 初学VHDL的十个
- 基于VHDL语言的FIR滤波器设计
- 基于FPGA的数字密码锁设计(VHDl代码全
评论
共有 条评论