基于Quartus II 9.0版本编写的Verilog HDL编写的基本设计

包含8位奇偶校验器、16选一数据选择器、add、add4、八位二进制加法计数器、利用function函 数对一个8位二进制数中为0的个数计数、模为60的BCD码同步加法计数器、减法计数器、分频器、数字跑表、抢答器等等代码。本代码均在Quartus9上验证过，能够正确运行和仿真。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2019-02-17 14:37  Verilog HDL实例\
     目录           0  2019-02-17 14:36  Verilog HDL实例\16选一数据选择器\
     目录           0  2019-02-17 14:36  Verilog HDL实例\16选一数据选择器\db\
     文件         825  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.（0）.cnf.cdb
     文件        1306  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.（0）.cnf.hdb
     文件         172  2018-11-01 17:24  Verilog HDL实例\16选一数据选择器\db\mux16.cbx.xml
     文件        4568  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.cmp.rdb
     文件         342  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.cmp_merge.kpt
     文件         137  2018-11-01 17:10  Verilog HDL实例\16选一数据选择器\db\mux16.db_info
     文件         161  2019-01-04 14:20  Verilog HDL实例\16选一数据选择器\db\mux16.eco.cdb
     文件           2  2019-01-04 14:19  Verilog HDL实例\16选一数据选择器\db\mux16.eds_overflow
     文件        1470  2018-11-01 17:24  Verilog HDL实例\16选一数据选择器\db\mux16.fnsim.cdb
     文件        9452  2018-11-01 17:24  Verilog HDL实例\16选一数据选择器\db\mux16.fnsim.hdb
     文件       12998  2018-11-01 17:24  Verilog HDL实例\16选一数据选择器\db\mux16.fnsim.qmsg
     文件         383  2018-11-01 17:24  Verilog HDL实例\16选一数据选择器\db\mux16.hier_info
     文件         734  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.hif
     文件         430  2018-11-01 17:24  Verilog HDL实例\16选一数据选择器\db\mux16.lpc.html
     文件         385  2018-11-01 17:24  Verilog HDL实例\16选一数据选择器\db\mux16.lpc.rdb
     文件        1060  2018-11-01 17:24  Verilog HDL实例\16选一数据选择器\db\mux16.lpc.txt
     文件         602  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map.bpm
     文件        1308  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map.cdb
     文件          28  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map.ecobp
     文件        6346  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map.hdb
     文件         336  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map.kpt
     文件           4  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map.logdb
     文件       11330  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map.qmsg
     文件         662  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map_bb.cdb
     文件        5847  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map_bb.hdb
     文件           4  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.map_bb.logdb
     文件         881  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.pre_map.cdb
     文件        6460  2018-11-01 17:21  Verilog HDL实例\16选一数据选择器\db\mux16.pre_map.hdb
............此处省略2333个文件信息