• 大小: 66KB
    文件类型: .-
    金币: 2
    下载: 0 次
    发布日期: 2024-01-17
  • 语言: 其他
  • 标签: FPGA  VERILOG  

资源简介

-实例化模块 -从模块插入REG,WIRE -生成测试激励模板 -为测试激励自动插入默认标头

资源截图

代码片段和文件信息

评论

共有 条评论