基于Tomasulo算法的32位RISC带Cache的流水线CPU设计

清华大学电子系微机原理课程设计题目。4人合作完成。 包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。 Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。时序仿真主频可达70MHz。 采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     文件     3593067  2018-07-10 00:35  CPU.rar
     文件         629  2018-07-10 00:35  README.md