资源简介
verilog 数字钟设计,功能齐全 (1)设计一个数码管实时显示时、分、秒的数字时钟(24小时显示模式); (2)可以调节小时,分钟。 (3)能够进行24小时和12小时的显示切换。 (4)可以设置任意时刻闹钟,并且有开关闹钟功能。 (5)有整点报时功能,几点钟LED灯闪亮几下。 (6)有复位按键,复位后时间从零开始计时,但闹钟设置时间不变。
代码片段和文件信息
- 上一篇:wishbone 总线协议详解
- 下一篇:ISCAS89的Verilog文件
相关资源
- Nginx核心知识100讲全套课件.zip
- navicat.11.2.16.premium_cs_x64破解版.zip
- 凸优化_Boyd_王书宁译.rar
- 云盘.rar
- Xshell5.exe
- 20170121135652618.rar
- DiskGenius4.7.0专业版.rar
- AlphaControlsv11.16StableFullSource(D5和D10
- 雅奇880官方开源赠品30多个雅奇4.rar
- 2009_LabVIEW编程样式_清晰版.pdf
- tiger_newhu5.99.24.zip
- 大数据架构详解:从数据获取到深度
- 程序是怎样跑起来的_PDF电子书带书签
- MongodbSample.rar
- EtherCATSlaveStackCodeTool5.12.rar
- 重构_改善既有代码的设计.rar
- 矩阵分析与应用第二版高清带书签.
- 通达网络智能办公系统OfficeAnywhere20
- 入门到实践.rar
- vRealizeAutomation7.0快速部署手册v1.3.pd
- 迅捷pdf转换器.7z
- FLACFLAC3D基础与应用-陈育民.pptx
- Location12.2.rar
- proteus仿真stm32测距.zip
- 《探索式软件测试》高清影印带书签
- Microsoft-70-483.pdf
- 微积分之屠龙宝刀美C.亚当斯等上.p
- F3arRa1n_Windows3.4.3.zip
-
zw_baidu_38396237-10813429-weibodataba
se.zi - zw_xqy987967363-10661999-信号与系统.zip
评论
共有 条评论